Conception et réalisation d'un système de synthèse de haut niveau (HLS) des systèmes digitaux de commande

Abstract

La synthèse de haut niveau (HLS) occasionnellement nommé synthèse comportementale, est la synthèse automatique produisant une description d’une structure réalisant le comportement d’un système digital, spécifié au niveau algorithme dans un langage séquentiel. Cette structure est ensuite intégrée dans des circuits à l’aide de la synthèse logique, moyennant une technologie de traitement donnée. Le processus de conception complet qui transpose le comportement d’un système digital sur un silicium est appelé complication de silicium. Au Laboratoire de Traitement de l’Information, on travaille sur la synthèse automatique des systèmes digitaux de commande « Control Design » qui n’a pas eu assez d’intérêt en comparaison avec la synthèse automatique des systèmes digitaux de calcul « Computer Design », à notre meilleure connaissance. Ainsi, on a développé un système de synthèse de haut niveau, utilisant un sous ensemble du langage de description du matériel VHDL qu’on a adapté à la synthèse des systèmes digitaux de commande. Ce système de synthèse automatique est réalisé en deux importantes étapes, à savoir la compilation et la synthèse. Ces deux étapes sont implantées à l’aide de méthodes efficaces empruntant les techniques utilisées par les compilateurs de programmation modernes et ce via le langage C. la conception modulaire adoptée pour ce système laisse cependant la porte ouverte aux différentes méthodes de synthèse de haut niveau. L’étape de compilation entamée en une passe comprend quatre sous-étapes : (1) L’analyse lexicale suivant des diagrammes de transition déterministes. (2) L’analyse syntaxique adoptant une méthode descendante déterministe. (3) L’analyse sémantique. (4) La production de code. Ces deux dernières étapes de la compilation utilisant des méthodes dirigées par la syntaxe. L’étape de synthèse est implantée en deux principales sous-étapes : (1) L’optimisation de code appliquant des optimisations variées dites à lucarne. (2) La synthèse automatique mettant en œuvre des méthodes exploitant le code prétraité pour générer la structure réalisant le comportement du système digital décrit Cette structure générée est divisée selon le modèle Glushkov en deux parties : (1) L’unité de traitement décrite au niveau de transfert-registre (RTL), qui comporte des unités de mémoire, de fonction, et de transfert. (2) L’unité de contrôle décrite sous forme d’une machine à états (FSM), qui pilote l’unité de traitement selon le comportement requis. Dans un dernier temps, les composants de l’unité de traitement et la machine à états de l’unité de contrôle sont intégrés à l’aide du système de synthèse logique LOG/iC dans des circuits logiques programmables (PLD).