Conception d'un logiciel d'optimisation et de synthèse de réseaux logiques complexes et de leur réalisation à l'aide PLD

Abstract

Dans ce travail nous avons développé un logiciel en langage C, destiné pour l’optimisation des unités de traitement des systèmes digitaux en nombre de registres et la réalisation de ces unités à l’aide de PLD (composants programmables). Ce travail est divisé en deux parties distinctes : La première partie est consacrée à l’optimisation des registres, dans laquelle on a rassemblé, complété et programmé les méthodes existantes. Pour améliorer cette optimisation, on a développé et programmé une autre méthode qui permet d’éliminer un bon nombre de registres inutiles avant le traitement du système. Dans la deuxième partie consacrée à la synthèse automatique des unités de traitement, on a développé et programmé des algorithmes qui permettent de générer les données (fiches de données) nécessaires à l’implantation des éléments fonctionnels et des éléments de mémorisation du système étudié dans des composants logiques programmables (GAL). Le logiciel fait ensuite appel au compilateur de PLD (Log/iC de ISDATA) qui permet ainsi de traiter les fichiers de données pour générer les données technologiques qui peuvent directement être implantées dans les GAL par l’intermédiaire d’un programmateur de PLD. La syntaxe d’écriture des données du logiciel est claire. Elle ressemble à une description comportementale à haut niveau. On a ainsi développé un programme (interpréteur) qui permet de traiter le fichier d’entrée (fichier de description) et de générer les données exploitables par les programmes d’optimisation et de synthèse.