

Faculté des Sciences et Techniques
 Settat

THÈSE DE DOCTORAT

Pour l'obtention de grade de Docteur en Physiques et Sciences de l'Ingénieur

Spécialité: Électronique et Télécommunications

Sous le thème

Modélisation, Conception et Réalisation des Atténuateurs et des Limiteurs de Puissance Hyperfréquences

Présentée par :

Khalifa ECHCHAKHAOUI

Soutenue le: 17/10/2020

A la Faculté des Sciences et Techniques de Settat devant le jury composé de :

Pr. Azeddine MOUHSEN	P.E.S	FST Settat	Président
Pr. Saad BENNANI DOSSE	P.E.S	ENSA Fès	Rapporteur
Pr. Naoufal RAISSOUNI	P.E.S	ENSA Tétouan	Rapporteur
Pr. Rachid MANDRY	P.E.S	FST Settat	Rapporteur
Pr. Mustapha ELHAROUSSI	P.H	FST Settat	Examineur
Pr. Jamal ZBITOU	P.E.S	FST Settat	Co-Directeur de thèse
Pr. El Hassane ABDELMOUNIM	P.E.S	FST Settat	Directeur de thèse

Année Universitaire: 2020/2021

Résumé

Depuis le développement des systèmes de télécommunications et de transmission radio, les ingénieurs et concepteurs des récepteurs radio et radar se sont confrontés au besoin de concevoir des équipements capables de traiter de très petits signaux. Pour répondre à ce besoin, il est nécessaire d'utiliser des blocs de circuit très sensibles pouvant contenir des semi-conducteurs fragiles. Nombre de ces systèmes doivent également être capables de survivre à des signaux incidents très puissants, sans endommager les composants sensibles qu'ils contiennent. Les circuits de protection du récepteur, constitués principalement des limiteurs de puissance et des atténuateurs, peuvent protéger le récepteur de signaux d'entrée importants et lui permettre également de fonctionner normalement lorsque ces signaux de grande taille ne sont pas présents.

Le présent rapport propose un traitement complet de ces circuits en couvrant les modalités de conception et les aspects pratiques en détail. Le fonctionnement de chaque dispositif et ses modèles, la théorie de base des circuits et leurs conceptions, ainsi que leurs applications, sont abordés.

Le rapport comprend également des informations détaillées sur la conception sous forme d'équations, de tableaux, de graphiques et d'exemples. La thèse propose de nouvelles structures planaires validées pour la réalisation des circuits atténuateurs et limiteurs de puissance hyperfréquences.

Abstract

Since the development of telecommunications and radio transmission systems, engineers and designers of radio and radar receivers have faced the need to design equipment capable of handling very small signals. To meet this need, it is necessary to use very sensitive circuit blocks that can contain fragile semiconductors. Many of these systems must also be able to support very powerful incident signals without damaging the sensitive components they contain. The receiver's protection circuit, consisting mainly of power limiters and attenuators, can protect the receiver from important input signals and allow it to function normally when these large signals are not present.

This report proposes a complete treatment of these circuits by covering the design modalities and the practical aspects in detail. The operation of each device and its models, the basic theory of circuits and their designs, as well as their applications, are analyzed and discussed. The report includes detailed design information in the form of equations, tables, graphs and uses cases.

Furthermore, the work presented in this thesis proposes new planar structures validated for the realization of microwave attenuators and limiters circuits.

 ECHCHAKHAOUI
 Khalifa

 MODELISATION, CONCEPTION ET REALISATION
 DES ATTENUATEURS ET DES LIMITEURS DE PUISSANCE
 HYPERFREQUENCES

 2020/2021
 PSI



Université Hassan 1^{er}
Centre d'Études Doctorales



Faculté des Sciences et Techniques
Settat

THÈSE DE DOCTORAT

Pour l'obtention de grade de Docteur en Physique et Sciences de l'Ingénieur
Spécialité: Électronique et Télécommunications

Sous le thème

Modélisation, Conception et Réalisation des
Atténuateurs et des Limiteurs de Puissance
Hyperfréquences

Présentée par :

Khalifa ECHCHAKHAOUI

Soutenue le: 17/10/2020

A la Faculté des Sciences et Techniques de Settat devant le jury composé de :

Pr. Azeddine MOUHSEN	P.E.S	FST Settat	Président
Pr. Saad BENNANI DOSSE	P.E.S	ENSA Fès	Rapporteur
Pr. Naoufal RAISSOUNI	P.E.S	ENSA Tétouan	Rapporteur
Pr. Rachid MANDRY	P.E.S	FST Settat	Rapporteur
Pr. Mustapha ELHAROUSSI	P.H	FST Settat	Examineur
Pr. Jamal ZBITOU	P.E.S	FST Settat	Co-Directeur de thèse
Pr. El Hassane ABDELMOUNIM	P.E.S	FST Settat	Directeur de thèse

Année Universitaire: 2020/2021

Dédicace

Je dédie ce travail à mes chers parents et à toute ma famille.

Remerciements

Avant tout, Louange à Dieu, qui m'a guidé vers cela, et de m'avoir prodigué toutes les conditions pour achever ce travail.

Je tiens à exprimer ma profonde gratitude et mes sincères remerciements à mon directeur de thèse Monsieur **El Hassane ABDELMOUNIM** Professeur à la Faculté des Sciences et Techniques de Settat qui m'a donné l'occasion de mener mes études doctorales sous sa direction. Je le remercie pour les efforts déployés tout au long de ces années pour faire aboutir ce travail et aussi de la confiance qu'il m'a prodiguée.

Mes profonds remerciements et gratitude vont également à mon co-directeur de thèse Monsieur **Jamal ZBITOU** Professeur à la Faculté des Sciences et Techniques de Settat. Ces précieuses directives ont permis de tracer la feuille de route de cette thèse et ont contribué à la validation des recherches et des travaux menés durant ces cinq années. Je le remercie également pour le partage de son expérience dans le domaine des signaux et systèmes hyperfréquences pour trouver des solutions inédites aux problèmes confrontés lors de cette expérience. Sa disponibilité, son grand soutien qu'il m'a toujours accordé m'ont fortement motivé et encouragé pour mener à bien cette thèse.

Mes sincères remerciements vont à Monsieur **Hamid BENNIS**, Professeur à l'Ecole Supérieure de Technologie de Meknès, qui a accepté d'être co-encadrant de ma thèse. Malgré sa mutation à l'EST de Meknès, il a continué son soutien et sa contribution personnelle à la relecture de mes papiers et mes communications et leurs corrections en fond et en forme. Je le remercie également de m'avoir prodigué de très utiles conseils dans la gestion de mon projet de thèse.

J'aimerais exprimer ma reconnaissance envers Monsieur **Azeddine MOUHSEN**, Professeur de l'enseignement supérieur à la FST de Settat, pour avoir accepté de présider le jury et d'examiner ce travail.

J'exprime également mes profondes gratitude à Mr **Saad BENNANI DOSSE**, Professeur à l'ENSA de Fès, à Mr **Naoufal RAISSOUNI** Professeur à l'ENSA de Tétouan, à Mr **Rachid MANDRY** et à Mr **Mustapha ELHAROSSI**, Professeurs à la FST de Settat. Je les remercie de l'intérêt accordé à mes travaux en acceptant d'être rapporteurs et examinateurs de ma thèse et de la qualité de leurs observations et remarques pertinentes lors de la soutenance qui vont certainement en améliorer la qualité.

Mes remerciements vont également à Mr **Angel MEDIAVILLA SANCHEZ**, professeur à l'université de Cantabrie en Espagne, qui m'a accueilli pendant deux semaines dans le laboratoire RF-Microondes de l'université et a mis à ma disposition l'ensemble des outils de mesures et de fabrication des circuits électroniques afin de réaliser et tester des structures de limiteurs de puissance conçues.

J'exprime mes remerciements également à tous mes collègues doctorants au sein du Laboratoire Mécanique, Informatique, Electronique et Télécommunications (LMIET) pour les fructueux échanges scientifiques et pour leur disponibilité notamment pour ceux qui habitent à Settat qui m'ont toujours aidé à réaliser mes démarches administratives.

Enfin et surtout, je tiens à exprimer ma profonde gratitude à ma femme, **Hayat**, pour son amour, ses encouragements, son soutien durable. Je tiens tout particulièrement à remercier mon fils **Youssef** pour ses encouragements continuels pour achever ce travail, ainsi que mes deux petits-fils **Aya et Ahmed** pour leur amour, et leur patience durant ces années de travail. Ils méritent tous une grande partie de mes appréciations et mes reconnaissances. Mes remerciements vont également à mes frères et sœurs ainsi que mes cousins et cousines qui m'ont encouragé à entamer cette expérience exceptionnelle.

Résumé

Depuis le développement des systèmes de télécommunications et de transmission radio, les ingénieurs et concepteurs des récepteurs radio et radar se sont confrontés au besoin de concevoir des équipements capables de traiter de très petits signaux. Pour répondre à ce besoin, il est nécessaire d'utiliser des blocs de circuit très sensibles pouvant contenir des semi-conducteurs fragiles. Nombre de ces systèmes doivent également être capables de survivre à des signaux incidents très puissants, sans endommager les composants sensibles qu'ils contiennent. Les circuits de protection du récepteur, constitués principalement des limiteurs de puissance et des atténuateurs, peut protéger le récepteur de signaux d'entrée importants et lui permettre également de fonctionner normalement lorsque ces signaux de grande taille ne sont pas présents.

En plus de ces besoins inhérents à la technologie de transmission radio, les futurs systèmes de défense devront inclure dans leur arsenal tactique des équipements qui doivent s'affranchir des problèmes liés à deux types de contraintes contradictoires :

- Détecter et reconnaître des signaux électromagnétiques (EM) de très faible niveau (quelques décibels au-dessus du bruit ambiant).
- Se protéger contre les dispositifs de brouillage de plus en plus puissants et sophistiqués et au point de développements techniques, depuis les brouilleurs visant à neutraliser les infrastructures de radiocommunications jusqu'aux systèmes d'attaques visant à détruire l'électronique de bord dans le cadre des Guerres électroniques.

Malgré la multitude des solutions proposées dans la littérature scientifique en termes de circuits limiteurs et atténuateurs, nous avons noté une absence d'étude de recherche dédiée à ces circuits en comparaison avec d'autres dispositifs comme les oscillateurs, les amplificateurs, les antennes, les commutateurs ...etc. La présente thèse intitulée « Modélisation, Conception et Réalisation des Atténuateurs et des Limiteurs de Puissance Hyperfréquences » est une contribution scientifique pour combler ce manque. Aussi, le travail présenté dans le cadre de cette thèse s'inscrit dans un objectif d'exploration des nouvelles conceptions de nouvelles topologies de circuits atténuateurs et limiteurs de puissance répondant à l'ensemble de ces spécifications.

Le présent rapport propose un traitement complet de ces circuits en couvrant les modalités de conception et les aspects pratiques en détail. Le fonctionnement de chaque dispositif et ses modèles, la théorie de base des circuits et leurs conceptions, ainsi que leurs applications, sont abordés. Le rapport comprend également des informations détaillées sur la conception sous forme d'équations, de tableaux, de graphiques et d'exemples.

Mots clés: Atténuateur, Limiteur de puissance, Adaptation d'impédance, Microruban, Diode Schottky, Diode PIN, Taux d'atténuation, Taux de limitation, Seuil de puissance.

Abstract

Since the development of telecommunications and radio transmission systems, engineers and designers of radio and radar receivers have faced the need to design equipment capable of handling very small signals. To meet this need, it is necessary to use very sensitive circuit blocks that can contain fragile semiconductors. Many of these systems must also be able to support very powerful incident signals without damaging the sensitive components they contain. The receiver's protection circuit, consisting mainly of power limiters and attenuators, can protect the receiver from important input signals and allow it to function normally when these large signals are not present.

In addition to these inherent needs of radio transmission technology, future defense systems will have to include in their tactical arsenal equipment that must overcome the problems associated with two types of conflicting constraints:

- Detect and recognize electromagnetic (EM) signals of very low level (a few decibels above ambient noise).
- Protect against increasingly powerful and sophisticated jamming devices at the cutting edge of technical developments, from jammers to neutralize radio communications infrastructures to attack systems aimed at destroying the on-board electronics.

Despite the multitude of solutions proposed in the scientific literature in terms of limiting circuits and attenuators, we noted a lack of research study dedicated to these circuits in comparison with other technological devices such as oscillators, amplifiers, antennas, switches ... etc. This thesis entitled "Study, Design and Realization of New Planar Structures of Microwave Power Attenuators and Limiters" is a scientific contribution to fill this gap.

This report proposes a complete treatment of these circuits by covering the design modalities and the practical aspects in detail. The operation of each device and its models, the basic theory of circuits and their designs, as well as their applications, are discussed. The report includes detailed design information in the form of equations, tables, graphs and uses cases. Furthermore, the work presented in this thesis is an exploration of new designs of new attenuator and power limiters topologies.

Keywords: Attenuator, Power limiter, Impedance matching, Microstrip, Schottky diode, PIN diode, MESFET Transistor, Attenuation rate, Limitation rate, Power threshold.

Table des Matières

Table des Figures	1
Liste des Tableaux	5
Liste des abréviations.....	6
Introduction générale	8
Chapitre I. Etat de l'art sur les atténuateurs	11
I.1 Introduction	12
I.2 Théorie des atténuateurs	13
I.2.1 Caractéristiques des atténuateurs	13
I.2.2 Taux d'atténuation :	14
I.2.3 Impédance caractéristique Z_c	14
I.2.4 Taux de variation de phase :	15
I.2.5 Bande de fréquence:	15
I.2.6 Niveau de puissance supporté :	15
I.2.7 Température de fonctionnement :	15
I.3 Type d'atténuateurs	15
I.3.1 Atténuateurs passifs	16
I.3.2 Atténuateur Variable:.....	16
I.3.3 Atténuation discrète:.....	17
I.3.4 Atténuation continue:.....	20
I.3.4.1 Atténuateurs à base de diodes PIN :	20
I.3.4.2 Caractéristiques de la diode PIN	20
I.3.4.2.a) Diode PIN à l'état non polarisé	21
I.3.4.2.b) Diode PIN polarisée en direct.....	22
I.3.4.3 Topologie des atténuateurs à diode PIN.....	24
I.3.4.3.a) Topologie d'Atténuateur en T.....	24
I.3.4.3.b) Topologie d'Atténuateur en T-bridgé.....	25
I.3.4.4 Topologie d'atténuateur en PI	27
I.3.5 Atténuateurs à diode PIN adaptés	27
I.3.5.1 Adaptation par coupleur 90 :	27
I.3.5.2 Atténuateur réflecteur.....	28
I.4 Atténuateurs utilisant les transistors MESFET.....	29
I.5 Optimisation de déphasage du signal pour un atténuateur variable	30
I.6 Atténuateur Volumique	37
I.6.1 Mode de transmission dans les guides d'ondes volumiques	38

I.6.2	Impédance du guide d'ondes et coefficient de réflexion.....	42
I.6.3	Atténuateur volumique fixe.	42
I.6.4	Atténuateur du guide d'ondes variable.....	43
I.6.4.1	Atténuateur des volets et des paillettes latérales.	43
I.6.4.2	Atténuateur à vannes rotatives.	43
I.6.5	Atténuateurs présentés par les constructeurs	44
I.7	Structures récentes :.....	45
I.7.1	Technologie CMOS	45
I.7.2	Solution à base BiCMOS SiGe.....	45
I.7.3	Solution à base de CMOS 0.18- μm	47
I.7.4	Atténuateur variable à base de Graphène	48
I.7.5	Atténuateur variable à base des semi-conducteurs PIN, Varicap et FET	50
I.7.5.1	Atténuateur à base de diode PIN	50
I.7.5.1.a)	Structure 1	50
I.7.5.1.b)	Structure 2.....	51
I.7.5.2	Atténuateur à base de diode Varicap.....	53
	Conclusion du chapitre	56
	Chapitre II Etude et conception des atténuateurs micro-onde en technologie planaire	59
	Introduction.....	60
II.1	Conception des atténuateurs à base des éléments localisés.....	60
II.1.1	Circuit en PI	60
II.1.1.1	Variation de la phase en fonction de l'atténuation.....	62
II.1.1.2	Variation de l'atténuation en fonction des résistances série et shuntées ..	63
II.1.1.3	Simulation d'un circuit atténuateur à base d'éléments localisés en PI	64
II.1.1.4	Simulation d'un circuit résistif.....	64
II.1.2	Circuit en T.....	64
II.1.2.1	Variation de la phase et de l'atténuation.....	67
II.1.2.1.a)	Variation de l'atténuation	67
II.1.2.1.b)	Variation de la phase	68
II.1.3	Circuit atténuateurs PI à base de diodes PIN	68
II.1.3.1	Adaptation du circuit.....	70
II.1.3.2	Application numérique et simulation:.....	71
II.2	Conception des atténuateurs en technologie microruban	73
II.2.1	Simulation du circuit sur ADS :	77
II.2.2	Variation de la phase	77
II.2	Conception et simulation d'atténuateur à base de diodes Schottky	78
II.2.1	Description de la solution.....	79

II.2.2 Simulation des paramètres S	79
Conclusion du chapitre	80
Chapitre III Etat de l'art sur les limiteurs de puissance	83
III.1 Théorie des limiteurs de puissance	84
III.1.1 Introduction	84
III.1.2 Fonctionnement d'un limiteur de puissance	85
III.1.3 Alimentation des limiteurs de puissances	86
III.1.4 Paramètres clés d'un limiteur de puissance	87
III.1.4.1 Plage de puissance	87
III.1.4.2 Bande de fréquence de fonctionnement.....	88
III.1.4.3 Perte d'insertion	88
III.1.4.4 Taux limitation	88
III.1.4.5 Temps de réponse et de récupération	89
III.1.4.6 Bruit et distorsion	89
III.1.4.7 Dissipation de la température	90
III.2 Solutions technologiques pour réaliser des limiteurs de puissance	90
III.2.1 Supraconducteurs et matériaux intelligents	91
III.2.2 Composants MEMS (systèmes micro électromécaniques).....	92
III.2.3 Matériaux ferroélectriques.....	92
III.2.4 Matériaux ferrimagnétiques.....	92
III.2.5 Limiteurs de puissance basés sur l'ionisation de gaz / plasma.....	92
III.2.6 Limiteurs de haute puissance et ultra-large bande.....	92
III.3 Limiteurs à base de semi-conducteurs	93
III.3.1 Limiteurs à base de redressement	94
III.3.2 Limiteurs à base des diodes Varicaps.....	94
III.3.3 Limiteurs à Diode PIN.....	95
III.3.3.a) Etude des limiteurs à diodes PIN	97
III.3.3.b) Etude d'un limiteur diode PIN planaire	98
III.3.3.c) Atténuation provoquée par une diode PIN.....	101
III.3.3.d) Puissance de fuite de PIC et puissance plate	101
III.3.3.e) Puissance de pic de fuite	101
III.3.3.f) Puissance plate.....	102
III.3.3.g) Mise en étage des limiteurs à diodes PIN	102
III.3.4 Limiteurs des commutateurs FET.....	103
III.3.5 Limiteurs à base d'amplificateurs FET	104
III.4 Structures récentes	105

III.4.1	Modélisation et optimisation des composants de limiteurs de puissance	105
III.4.2	Utilisation des circuits intégrés monolithiques :	106
	Structures récentes de limiteurs monolithiques	107
III.4.3	Tests de nouvelles solutions de limiteurs de puissance	108
	III.4.3 1 Limiteurs de puissance à base de transistors MESFET	108
	III.4.3 2 Limiteurs de puissance à base de MEMS	108
III.5	Limiteurs volumiques	109
	III.5.1 Limiteur réalisé par IRIS de guide d'ondes :	110
	III.5.2 Exemple 1 de limiteur à base d'IRIS dans les guides d'ondes	110
	III.5.3 Exemple 2 de limiteur à base de décharge électrique sur un IRIS.....	112
	III.5.4 Limiteur réalisé par une tige de guide d'ondes.....	113
	Conclusion du chapitre	115
	Chapitre IV Contribution à la simulation et à la réalisation des limiteurs de puissance	116
IV.1	Introduction.....	117
IV.2	Modélisation des limiteurs à base de diodes PIN	117
	IV.2.1 Perte d'insertion d'une diode PIN	117
	IV.2.2 Application numérique sur une diode HSMP-386x:	120
IV.3	Etude des limiteurs Diode Schottky	121
	IV.3.1 Fonctionnement d'une diode Schottky dans un limiteur de puissance.....	121
	IV.3.2 Analyse thermique d'un limiteur à diode Schottky	123
IV.4	Conception et validation des limiteurs de puissances.....	124
	IV.4.1 Contribution 1 : circuit limiteur à base des diodes Schottky	125
	IV.4.1.1 Diodes Schottky en position antiparallèle	125
	IV.4.1.2 Approche de conception	125
	IV.4.1.3 Limiteur basé sur un seul étage:	127
	IV.4.1.4 Limiteur basé sur deux étages	129
	IV.4.1.5 Limiteur à trois étages	130
	IV.4.1.6 Conclusion.....	132
	IV.4.2 Contribution 2 : circuit limiteur avec une ligne secondaire demi-cercle.....	132
	IV.4.2.1 Principe de fonctionnement.....	132
	IV.4.2.2 Circuit équivalent du nouveau design	133
	IV.4.2.3 Circuit microruban à un étage	134
	IV.4.2.4 Circuit microruban à deux étages	135
	IV.4.2.5 Circuit à deux étages améliorés.....	136
	IV.4.2.6 Réalisation des circuits	138
	IV.4.2.7 Résultat de mesure du Circuit 1 :	139
	IV.4.2.8 Résultat de mesure du circuit 2	140

IV.4.3 Contribution 3 : Limiteurs de puissance utilisant un étage redresseur des diodes Schottky	142
IV.4.3.1 Description de la conception	142
IV.4.3.2 Circuit à un seul étage	143
IV.4.3.3 Circuit à deux étages	145
IV.4.3.4 Redresseur à double alternance améliorée	146
IV.4.3.5 Conclusion.....	148
IV.4.4 Contribution 4 : Circuit limiteur par combinaison diodes PIN et Schottky	148
IV.4.4.1 Principe de fonctionnement.....	149
IV.4.4.2 Description du circuit	151
IV.4.4.3 Résultats de simulation.....	153
Circuit utilisant une seule diode PIN.....	153
Circuit utilisant une double diode Schottky d'anode commune	154
Limiteur à deux étages	156
IV.4.4.4 Conclusion.....	157
IV.4.5 Contribution 5 : Circuit à base des transistors MESFET.....	158
IV.4.5.1 Description du limiteur proposé	159
IV.4.5.2 Principe de fonctionnement.....	159
IV.4.5.3 Validation du Circuit par la simulation	160
Circuit à un seul stage	160
Circuit avec deux étages.....	162
Comparaison entre le circuit conçu et les circuits similaires dans la littérature	163
IV.4.5.2 Conclusion.....	164
Conclusion du chapitre	164
Conclusion générale.....	166
Annexe : Analyse des circuits atténuateurs	171
Cas des circuits réciproques :.....	173
Atténuateur de type T :	174
Calcul des valeurs des résistances R1, R2 et R3	174
Circuit T-atténuateur particulier :	176
Atténuateur T symétrique.....	176
Atténuateur en format de L	176
Atténuateur PI	177
Circuit PI Symétrique :	178
Atténuateur T-bridged.....	178

Calcul de la puissance dissipée dans un système d'atténuation:	180
Références.....	183

Table des Figures

Figure I-1. Type d'atténuateurs	12
Figure I- 2: (a)Atténuateur T (b) Atténuateur PI (c) Atténuateur T-bridged (d) Atténuateur en L-Pad	16
Figure I- 3: Atténuateur discret par commutation SPDT[3]	17
Figure I- 4: Atténuateur discret par commutation des résistances	18
Figure I- 5: Atténuateur par élément actif [3]	19
Figure I- 6: Atténuateur FET intégré	19
Figure I- 7: Structure physique d'une diode PIN	21
Figure I- 8: Schéma équivalent d'une diode PIN non polarisée	22
Figure I- 9: Schéma équivalent d'une diode PIN polarisée en direct	23
Figure I- 10: Résistance vs Courant électrique I_F en polarisation directe (l'échelle des axes est logarithmique)	24
Figure I- 11: Atténuateur T variable	24
Figure I- 12: Atténuateur T-bridgé avec deux diodes PIN	26
Figure I- 13: (a)Atténuateur T-bridged avec une ligne de compensation quart d'onde[3] (b) Schéma équivalent	26
Figure I- 14: Atténuateur PI conçu avec trois diodes PIN	27
Figure I- 15: Atténuateur PI conçu avec quatre diodes PIN	27
Figure I- 16: Adaptation par coupleur 90°	28
Figure I- 17: Atténuateur équilibré utilisant des diodes PIN [3]	28
Figure I- 18: Structure interne d'un transistor FET	29
Figure I- 19: Atténuateurs utilisant les transistors FET comme éléments actifs	30
Figure I- 20: Atténuateur par impédance en série	31
Figure I- 21: circuit atténuateur [19]	32
Figure I- 22: modèle de circuit atténuateur	33
Figure I- 23: circuit équivalent du modèle d'atténuateur	33
Figure I- 24: Atténuateur en forme de T contrôlé par Q et Q' [25]	35
Figure I- 25: Circuit équivalent de l'atténuateur en «T» commuté en état REF(a) et en état ON(b) [25]	36
Figure I- 26: Composants standards des guides d'ondes rectangulaires Ka-band (WR-28) [56]	38
Figure I- 27: Géométrie d'un guide d'onde rectangulaire [27]	39
Figure I- 28: (a) Principe d'un atténuateur à volet (b)Principe d'un atténuateur à paillettes latérales [44]	42
Figure I- 29: Atténuateur à paroi dissipative[44]	43
Figure I- 30: Atténuateur à Vane rotative [44]	43
Figure I- 31: Exemple d'atténuateurs commerciaux fournis par SAGE Millimeter inc [47]	44
Figure I- 32: Atténuateurs variables proposés par la société L3 Narda ATM [48]	44
Figure I- 33: circuits atténuateurs biCMOS (a) structure T-bridge (b) structure en PI [22]	46
Figure I- 34: Empilement de 6 atténuateurs	46
Figure I- 35: Micrographie des 6 atténuateurs BiCMOS [22]	46
Figure I- 36: Topologies des modules d'atténuation [35]	47
Figure I- 37: Empilement des 5 atténuateurs [35]	47
Figure I- 38: Simulation des niveaux d'atténuation	48
Figure I- 39: Simulation de la variation de la phase	48
Figure I- 40: Structure atomique du Graphène	48
Figure I- 41: Atténuateur microruban à base de couche de Graphène [60]	49
Figure I- 42: la perte d'insertion en fonction de la tension et de fréquence [60]	50
Figure I- 43: (a) Topologie de l'atténuateur proposé (b) Photo de l'atténuateur réalisé	50
Figure I- 44: Perte d'insertion de l'atténuateur à double coupleurs 3dB	51
Figure I- 45: Atténuateur réfléchitif à un seul étage [57]	51

Figure I- 46: (a) DC Feed (b) DC Block [57]	52
Figure I- 47: Les valeurs des paramètres S de circuit de référence et le réseau de polarisation[57]	52
Figure I- 48 (a) mesure de taux de réflexion en dB (b) Atténuation en dB [57]	53
Figure I- 49: Variation de la phase en fonction de l'atténuation [57]	53
Figure I- 50:Schéma de base d'un atténuateur [42]	54
Figure I- 51: Schéma et photo de l'atténuateur proposé dans [42] (a) schéma de principe et (b) circuit réalisé	55
Figure I- 52: Mesure de la variation de l'atténuation en fonction de la tension DC de contrôle et de la fréquence [42]	55
Figure II-1. Atténuateurs en forme de PI à base d'éléments localisés	60
Figure II-2. Atténuation (S21) et Taux de réflexion (S11) calculés en fonction de R1	62
Figure II-3. Atténuateur résistif et une simulation de l'atténuation en fonction de la résistance R1	64
Figure II-4. Atténuateur en forme de PI à base des éléments localisés	65
Figure II-5. Paramètres S11 et S21 en fonction de R1	67
Figure II-6. Atténuateur PI à base de diode PIN	69
Figure II-7. Circuit équivalent d'une diode PIN HSMP-481x.....	69
Figure II-8. Schéma équivalent de l'atténuateur PIN.....	70
Figure II-9. (a) Circuit atténuateur adapté (b) S11 et S21 en fonction de la résistance variable R1 à 2.45GHz	72
Figure II-10. Simulation S-parameters du circuit pour différentes valeurs de R1	72
Figure II-11. Variation de la phase (degré) en fonction de la résistance variable R1 avant compensation de la phase.....	73
Figure II-12. Variation de la phase en fonction de la résistance variable R1 après compensation de la phase	73
Figure II-13. Atténuateur adapté indépendamment de l'impédance de la diode	74
Figure II-14. Simulation S11 et S21 d'un circuit atténuateur microruban adapté	77
Figure II-15. Structure d'un atténuateur variable proposé par Waugh.....	78
Figure II-16. Nouvelle structure de l'atténuateur	79
Figure II-17. Simulation du paramètre S11 versus Vbias (0.6V to 1.8V).....	80
Figure II-18. Simulation S21 versus Vbias (0.6V to 1.8V).....	80
Figure III-1. Position d'un limiteur dans un système hyperfréquences.....	84
Figure III-2. Topologie d'un limiteur à diode	85
Figure III-3. Etats de fonctionnement des limiteurs.....	86
Figure III- 4. Schéma de principe d'un limiteur auto-polarisé.....	87
Figure III-5. (a) Gabarit d'un signal de haute puissance (b) Réponse du limiteur à une impulsion de haute puissance.....	89
Figure III-6. Classification des limiteurs selon la technologie utilisée.....	90
Figure III-7. Limiteur à base de couche en VO2	91
Figure III-8. Limiteur de haute puissance proposé par Alain Phommahaxy[135].....	93
Figure III-9. (a)Caractéristique V-I de la diode Schottky[115] (b) signal de sortie d'un signal sinusoïdal.....	94
Figure III-10. (a) Caractéristique d'une diode Varicap[115] (b) Résonateur parallèle en faible puissance	95
Figure III-11. Concentration des charges électriques dans la zone intrinsèque d'une diode PIN[115]	95
Figure III-12. Ajout d'un détecteur de signaux dans un limiteur à diode PIN	96
Figure III-13. Limiteur diode PIN à deux étages.....	99
Figure III-14. (a)Circuit équivalent d'un limiteur à un étage, (b) circuit équivalent simplifié avec une source de courant.....	99
Figure III-15. Modèle d'une diode PIN en grand signal [154]	100
Figure III-16. Limiteur à deux étages séparés par un quart d'onde.....	102
Figure III-17. Structure de base d'un limiteur à base de FET	103

Figure III-18. Structure améliorée d'un limiteur FET avec diode détecteur [107].....	104
Figure III-19. (a) Schéma d'un limiteur compact avec un réseau LC (b) limiteur réalisé comparé avec une ligne quart d'onde [161]	106
Figure III-20. (a) Schéma d'un limiteur à diode Schottky (b) Schéma d'un limiteur à base des transistors [146]	107
Figure III-21. (a) limiteur à base des diodes Schottky (b) limiteur à base des transistors [146].....	108
Figure III-22. Structure d'un limiteur MESFET à deux stages[164]	108
Figure III-23. Limiteur fabriqué à base de RF MEMS[133].....	109
Figure III-24. Iris dans un guide d'onde	110
Figure III-25. des iris de forme H et C [169].....	110
Figure III-26. Géométrie d'un guide d'ondes avec des iris H implémentés à l'intérieur du guide rectangulaire [167].....	111
Figure III-27. Iris limiteur de puissance avec diode PIN (a) vue de face (b) vue d'arrière (c) Inductance RF choke [167].....	111
Figure III-28. Limiteur à deux étages proposé par [167]	112
Figure III-29. Résultats des simulation et des mesures des paramètres S11 et S21 [167].....	112
Figure III-30. Limiteur de puissance avec un inverseur de forme L pour remplacer le tronçon $\lambda_g/4$ [165]	112
Figure III-31. Structure de guide d'onde par décharge électrique (a) deux iris séparés (b) les deux iris shuntés lors de décharge[171].....	113
Figure III-32. Limiteur volumique à base de décharge électrique[171]	113
Figure III-33. Construction d'un limiteur de guide d'ondes à une tige [173]	114
Figure III-34. Limiteur de puissance proposé par [76]	115

Figure IV- 1. (a) Schéma équivalent d'une diode PIN (b) Circuit équivalent d'une diode PIN en parallèle à une ligne de transmission	117
Figure IV- 2. Schéma équivalent d'une diode Schottky.....	122
Figure IV- 3. (a) Configuration du limiteur de puissance à diode Schottky, et (b) Modèle de circuit équivalent de la diode à petit signal.....	123
Figure IV- 4. Diodes parallèles avec un RF Choke	126
Figure IV- 5. Diodes en position tête-bêche.....	126
Figure IV- 6. Modèle de Circuit Linéaire Équivalent d'une diode Schottky	126
Figure IV- 7. Topologie de limiteur de puissance basé sur un étage diodes	128
Figure IV- 8. Les paramètres de la matrice S en fonction de la fréquence	128
Figure IV- 9. La puissance de sortie en fonction de la puissance incidente pour 2, 2,1 2,45 et 2,5 GHz.....	129
Figure IV- 10. Limiteur de puissance à polarisation nulle (2 étages), (a) toutes les diodes sont du même côté, (b) diodes à deux étages inversés.....	129
Figure IV- 11. Simulations des paramètres S.....	130
Figure IV- 12. Puissance de sortie en fonction de la puissance d'entrée	130
Figure IV- 13. Limiteur de la puissance à trois étages	131
Figure IV- 14. Simulation des paramètres S	131
Figure IV- 15. Puissance de sortie versus puissance d'entrée	131
Figure IV- 16. Structure du nouveau limiteur	132
Figure IV- 17. Circuit équivalent du limiteur de puissance	133
Figure IV- 18. (a) résultats des simulations des Paramètres S (b) Simulation de la puissance de sortie en fonction de la puissance d'entrée.....	134
Figure IV- 19. Schéma d'un étage limiteur de puissance.....	134
Figure IV- 20. Puissance de sortie en fonction de l'entrée.....	135
Figure IV- 21. Schéma du circuit avec deux étages	135
Figure IV- 22. Puissance de sortie versus puissance d'entrée à 2, 2.1, 2.45, 2.6 et 2.8 GHz.....	136
Figure IV- 23. Circuit limiteur de puissance à base de diode HSMS2823.....	137

Figure IV- 24. Résultats de simulation S-parameters	137
Figure IV- 25. Puissance de sortie en fonction de la puissance d'entrée à 2.1, 2.45, 2.6 et 2.9 GHz	138
Figure IV- 26. Circuits limiteurs réalisés au laboratoire (1) circuit1 (2) circuit2	138
Figure IV- 27. Machine d'usinage dans le laboratoire	139
Figure IV- 28. Comparaison entre les mesures et la simulation	139
Figure IV- 29. Réponse de circuit (Pout en fonction de Pin).....	140
Figure IV- 30. Ajout de condensateur pour l'isolement du courant DC entre les deux étages	141
Figure IV- 31. Nouvelle topologie à base de pont redresseur.....	143
Figure IV- 32. Topologie du circuit.....	143
Figure IV- 33. Simulation des paramètres S	144
Figure IV- 34. Simulation de la puissance Pout en fonction de Pin.....	144
Figure IV- 35. Circuit à deux étages de redressement	145
Figure IV- 36. Simulation des paramètres S	145
Figure IV- 37. Puissance de sortie par rapport à la puissance d'entrée.....	146
Figure IV- 38. Topologie d'un limiteur avec deux étages de redressement en série.....	146
Figure IV- 39. Simulation des paramètres S	147
Figure IV- 40. Simulation de la puissance de sortie en fonction de la puissance d'entrée	147
Figure IV- 41. Topologie du limiteur de puissance.....	149
Figure IV- 42. Limiteur zéro biais.....	151
Figure IV- 43. Schéma du circuit proposé.....	152
Figure IV- 44. Topologie du circuit.....	152
Figure IV- 45. Simulation des paramètres S	153
Figure IV- 46. Simulation des puissances de sortie en fonction de la puissance d'entrée	153
Figure IV- 47. Diode Schottky HSMS2863 double anode [178].....	154
Figure IV- 48. Circuit avec une diode d'anode commune Schottky	154
Figure IV- 49. Les résultats des paramètres S par rapport à la fréquence	155
Figure IV- 50. Puissance de sortie Vs Puissance d'entrée à 2,45 GHz.....	155
Figure IV- 51. Limiteur à deux étages.....	156
Figure IV- 52. Les résultats des paramètres S par rapport à la fréquence	156
Figure IV- 53. Puissance de sortie vs puissance d'entrée à différentes fréquences de 2,35 GHz à 3 GHz.....	157
Figure IV- 54. Utilisation du transistor en parallèle avec la charge.....	158
Figure IV- 55. Utilisation du transistor en série avec la charge.....	158
Figure IV- 56. (a) Schéma équivalent de transistor MESFET (b) Utilisation du transistor comme résistance variable en dérivation	159
Figure IV- 57. Schéma du limiteur de puissance proposé.....	160
Figure IV- 58. Structure du circuit limiteur à un étage	161
Figure IV- 59. Résultats de la simulation des paramètres S pour S11 et S21	161
Figure IV- 60. Puissance de sortie par rapport à la puissance d'entrée.....	161
Figure IV- 61. Structure du circuit en deux étages.....	162
Figure IV- 62. Résultats de la simulation des paramètres S pour S11 et S21	162
Figure IV- 63. Puissance de sortie par rapport à la puissance d'entrée.....	163

Liste des Tableaux

Tableau I- 1. Impédance caractéristique et Atténuation d'un atténuateur de diode PIN	25
Tableau I- 2. Calcul de l'impédance caractéristique et terme A de la matrice ABCD du circuit étudié.....	36
Tableau II- 1. Paramètres de réflexion et d'atténuation d'un atténuateur PI	62
Tableau II- 2. Paramètres de réflexion et atténuation d'un atténuateur résistif T.....	66
Tableau II- 3. Adaptation d'un circuit atténuateur à base de diode PIN HSMP481x.....	71
Tableau IV- 1. Perte d'insertion d'une diode PIN en fonction de courant DC	121
Tableau IV- 2. Valeurs des composants localisés	133
Tableau IV- 3. Dimension d'un circuit en anneau d'un seul étage (unité en mm)	135
Tableau IV- 4. Dimensions du circuit à deux anneaux (unité en mm)	136
Tableau IV- 5. Dimensions du circuit à deux anneaux avec HSMS2823 (unité en mm).....	137
Tableau IV- 6. Comparaison du limiteur de puissance hyperfréquence.	141
Tableau IV- 7. Comparaison entre les limiteurs de puissance de la littérature.	148
Tableau IV- 8. Taux d'isolement pour différentes fréquences à une puissance incidente $P_{in} = 30$ dBm	154
Tableau IV- 9. Taux d'isolement pour différentes fréquences à une puissance incidente $P_{in} = 30$ dBm	155
Tableau IV- 10. Comparaison du limiteur de puissance hyperfréquence.	163

Liste des abréviations

ADS	Advanced Design System
ALC	Automatic Level Control
CMOS	Complementary Metal Oxide Semiconductor
CPW	Co-Planar Waveguide
CVD	Chemical Vapor Deposit
CW	Continuous Wave
dB	Decibel
dBm	Logarithmic measure of power, related to 1mW (0 dBm = 1mW, 30 dBm = 1W)
EW	Electronic Warfare
FLG	Few Layer Graphène
FR-4	Flame Retardant 4
GaAs	Gallium Arsenide
GaN	Gallium Nitride
HBT	Heterojunction Bipolar Transistor
HEMT	High Electron Mobility Transistors
HF	High Frequency
HPM	High Power Microwave
IEEE	Institute of Electrical and Electronics Engineers
ISM	Industrial, Scientific and Medical
LNA	Low Noise Amplifier
MEMS	Micro Electro Mechanical Systems
MESFET	Metal Semiconductor Field Electric Transistor
MMIC	Monolithic Microwave Integrated Circuit
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
MSAG	Multi-function Self Aligned Gate : c'est un process industriel de fabrication des transistors MOSFET et MESFET
PIN	Positif Intrinsèque Négatif
P_{in}	Puissance incidente
P_{out}	Puissance sortante
Q	Facteur de qualité
RADAR	Radio Detecting and Ranging
RF	Radio Frequency
RMS	Root Mean Square
SOT	Small-Outline Transistor
S-Parameters	Scattering Parameters
SPDT	Single Pole Double Throw
TE mode	Transverse Electric mode

TEM mode	Transverse Electromagnetic mode
TM mode	Transverse Magnetic mode
VNA	Vector Network Analyzer
λ	Longueur d'onde

Introduction générale

Contexte de l'étude

Depuis le développement des systèmes de télécommunications et de transmission radio, les ingénieurs et concepteurs des récepteurs radio et radar se sont confrontés au besoin de concevoir des équipements capables de détecter et de traiter de très petits signaux. Pour répondre à ce besoin, il est nécessaire d'utiliser des blocs de circuits très sensibles pouvant contenir des semi-conducteurs fragiles. Nombre de ces systèmes doivent également être capables de supporter des signaux incidents très puissants, sans endommager les composants sensibles qu'ils contiennent. Même en absence de menace des signaux externes, les systèmes émetteurs produisent des signaux dont le niveau de crête est élevé et le risque éventuel de leur réflexion vers le récepteur peut causer son endommagement. Par conséquent, le récepteur doit être capable de détecter et de traiter de manière fiable les signaux réfléchis. Il doit donc être équipé d'un limiteur de puissance pour protéger ses composants sensibles contre les signaux externes reçus du récepteur et aussi contre les réflexions de l'antenne.

Les circuits de protection du récepteur, constitués principalement des limiteurs de puissance et des atténuateurs, peuvent protéger le récepteur des signaux de haute puissance et lui permettre également de fonctionner normalement même en absence de ces signaux de grande intensité.

Dans ce contexte, les atténuateurs et les limiteurs hyperfréquences ont joué un rôle essentiel dans le développement de solutions fiables et robustes contre toutes les perturbations électromagnétiques externes ou internes. Ils ont été largement utilisés dans les radars, les systèmes de communication, la guerre électronique, les applications sans fil, la télévision, les instruments de test et d'autres systèmes.

En plus de ces besoins inhérents à la technologie des radars et des systèmes de transmission radio, les futurs systèmes de défense devront inclure des équipements qui doivent s'affranchir des problèmes liés à deux types de contraintes contradictoires :

- Détecter et reconnaître des signaux électromagnétiques (EM) de très faible niveau (quelques décibels au-dessus du bruit ambiant).
- Se protéger contre les dispositifs de brouillage de plus en plus puissants.

Les circuits de protection constitués des atténuateurs et des limiteurs sont donc utilisés pour contrôler le niveau de puissance des signaux à l'entrée des systèmes sensibles des récepteurs. Les atténuateurs ajustent l'amplitude du signal, tandis que les limiteurs règlent l'intensité du signal reçu à l'entrée d'un circuit.

Les solutions technologiques permettant de réaliser les fonctions de limitation de puissance ont évolué depuis les années soixante du siècle passé jusqu'à nos jours en bénéficiant des développements enregistrés sur les procédés de fabrication des composants électroniques. Pour faciliter leurs intégrations avec les circuits sensibles à protéger, les limiteurs et les atténuateurs de puissance se sont adaptés aux architectures guides d'ondes volumiques, planaires et monolithiques.

Par ailleurs, le positionnement critique des atténuateurs et des limiteurs dans le synoptique des systèmes d'émission/réception implique des contraintes draconiennes en termes de pertes d'insertion et de compatibilité. Les pertes doivent être aussi faibles que possible afin de ne pas noyer le signal transmis dans le bruit. La compatibilité concerne la possibilité de connecter et d'insérer le circuit limiteur et atténuateur au sein d'un système en ayant des incidences économiques, électriques et mécaniques faibles. De plus, la miniaturisation, dictée par les contraintes de mobilité, impose d'avoir des circuits compacts et légers. De surcroît, ils doivent être facilement reproductibles et bon marché. Cette dernière contrainte concerne non seulement les coûts de fabrication et de réglage mais aussi tous les coûts de développement en amont, et plus particulièrement les coûts liés à la conception.

Objectif du travail

Dans ce contexte, notre travail de recherche a pour objectif principal d'apporter une étude de modélisation et de conception des circuits atténuateurs et limiteurs de puissance en hyperfréquences en vue de réaliser de nouvelles structures performantes et adaptées aux différents usages des systèmes hyperfréquences.

Notre recherche se focalise dans un premier temps sur les aspects de modélisation des atténuateurs et des limiteurs de puissance et les modalités de conception liées aux caractéristiques techniques et aux contraintes à prendre en considération lors de la réalisation de ces circuits. Ce manuscrit présente aussi une étude approfondie des composants semi-conducteurs utilisés pour la fabrication des limiteurs et atténuateurs notamment les diodes PIN, les diodes Schottky et les transistors MESFET. Nous nous sommes basés sur la théorie d'analyse des circuits, la théorie des lignes de transmission, de l'électromagnétisme et sur les modèles équivalents des différents composants semi-conducteurs étudiés afin de déduire des modèles mathématiques permettant d'optimiser les performances des atténuateurs et des limiteurs.

Dans un deuxième temps, nous exploitons les résultats obtenus à l'issue de l'étude théorique pour la réalisation pratique des circuits de limiteurs de puissance et des atténuateurs micro-onde en technologie planaires. Nous présentons cinq circuits limiteurs de puissance conçus et validés en simulation dont deux structures ont été réalisées au laboratoire.

Il y a lieu de signaler que ce sujet s'inscrit dans un projet global mené par notre laboratoire pour la réalisation d'un système de télécommunications en passant par les composants passifs comme les antennes et les diviseurs de puissance, jusqu'au composants actifs comme les amplificateurs, les oscillateurs et les circuits de protection.

Organisation du manuscrit

Ce présent mémoire est organisé, en plus de cette introduction, autour de quatre chapitres et une conclusion générale.

Le **premier chapitre** est dédié aux aspects théoriques des atténuateurs en appliquant les méthodes d'analyses des circuits hyperfréquences. Les résultats obtenus sont exploités dans les autres chapitres. Ce chapitre inclut également les différentes solutions techniques adoptées pour

fabriquer les atténuateurs planaires et les atténuateurs volumiques et une présentation des publications récentes proposant des solutions d'atténuateurs.

Le **deuxième chapitre** est consacré à la présentation de notre contribution pour la conception et la simulation des atténuateurs. Une étude détaillée sur des atténuateurs à base d'éléments localisés a été appliquée aux circuits planaires. Des circuits conçus et validés en simulation sont présentés dans ce chapitre.

Le **troisième chapitre** présente une étude théorique des limiteurs de puissance. On consacre la première partie de ce chapitre à la théorie relative à ces circuits et les différentes caractéristiques techniques des limiteurs de puissance. D'autre part nous avons présenté certaines solutions techniques proposées dans la littérature ou sur le marché. A la fin de ce chapitre, une synthèse d'un certain nombre de travaux récents de la littérature a été présentée.

Dans le **quatrième chapitre** nous présentons d'abord une étude d'ingénierie de choix des composants électroniques sur les caractéristiques des limiteurs de puissance et puis nous présentons cinq contributions sur la conception et la réalisation des circuits limiteurs et atténuateurs de puissance.

A la fin de ce manuscrit, une conclusion générale permettra de synthétiser un bilan des résultats obtenus et de proposer des axes complémentaires de recherche afin d'améliorer les performances des circuits protecteurs en relation avec la tendance générale des équipements électroniques.

Chapitre I.
Etat de l'art sur les
atténuateurs

I.1 Introduction

Les atténuateurs sont des équipements et circuits permettant d'atténuer la puissance des signaux micro-ondes et électriques par un rapport prédéterminé [1]–[3].

La méthode la plus utilisée pour réaliser un atténuateur est de placer des résistances au centre de champ électrique. Grâce au champ électrique, il y a un courant induit au niveau des résistances insérées causant une perte de puissance sur la ligne.

Il y a plusieurs circonstances où il faut insérer un atténuateur pour réduire la puissance et le niveau des signaux (courant et voltage) tel que :

- Réduire le niveau du signal pour éviter la saturation des systèmes.
- Pouvoir mesurer des puissances élevées. Par exemple si un analyseur de spectre supporte uniquement 100 mW, il est possible de mesurer le niveau de puissance de 200 mW si on insère à l'entrée de l'appareil de mesure un atténuateur de 3 dB ou plus.
- Equilibrer la puissance reçue de plusieurs sources
- Compenser les variations de puissance causées par la température.

Différents modèles d'atténuateurs peuvent être classés comme indiqué à la figure I-1 en atténuation fixe, variable continue ou discrète. Pour les atténuateurs variables, le contrôle de niveau d'atténuation peut être réalisé par un contrôle numérique, analogique.




Figure I-1. Type d'atténuateurs

Les composants contrôlés numériquement ont l'avantage d'être compatibles avec le processeur contrôlant le système. Ils font partie intégrante des modules de réception (T/R) pour les radars multiéléments actifs.

Les atténuateurs variables à tension contrôlée sont des éléments de contrôle importants et sont largement utilisés pour les circuits de contrôle automatique de gain. Le contrôle analogique a l'avantage de la simplicité et offre un contrôle continu du gain. Ils sont indispensables pour la

compensation en température de la variation de gain dans les amplificateurs. Les atténuateurs variables insérés entre les étages de gain dans un sous-système fournissent un gain variable et minimisent les variations de comportements entre les étages qui entraînent des performances prévisibles de l'amplificateur.

Les atténuateurs RF et hyperfréquences ont été décrits dans de nombreux articles et chapitres de livres publiés [2]–[6]. L'application potentielle des diodes PIN comme résistance électriquement variable aux hyperfréquences a été reconnue pour la première fois en 1958 [7], suivie d'un traité classique sur la théorie de la commutation des diodes, élaboré dans [8]. Cela a ouvert la voie à l'introduction d'un atténuateur dissipatif à diodes PIN au silicium dans [9]. Cette configuration permettait des atténuations allant jusqu'à 80 dB et des pertes d'insertion jusqu'à 4 dB. Un atténuateur similaire basé sur une diode PIN dans [10] fonctionnant entre 8 et 12 GHz a obtenu des atténuations allant jusqu'à 28 dB avec des pertes d'insertion inférieures à 2 dB. Des affinements supplémentaires pour les atténuateurs à base de diodes PIN sont rapportés dans [11], où deux sections en T de diodes PIN classiques sont montées en cascade afin d'obtenir des atténuations élevées et un déphasage d'insertion faible.

Les progrès et les recherches sur les atténuateurs à base de diodes PIN se sont poursuivis dans les années 1980 et 1990; cependant, l'accent étant mis sur la phase d'insertion réduite [12]–[14], l'utilisation de diodes PIN à base d'Arséniure de Gallium (GaAs) [15] en remplacement du Silicium et l'utilisation de sources non alimentées ou « FET GaAs froides » [16]. Des améliorations du FET froid en tant qu'élément à résistance variable ont été rapportées dans [17], [18], tandis que dans [19], un nouvel atténuateur atteignait un niveau d'atténuation d'environ 15 dB avec un déphasage moyen compris entre 2,5 et 25 sur 5,3 GHz. Les faibles performances de perte de retour de l'atténuateur dans [19] ont été encore améliorées dans [20] en utilisant dans le circuit un atténuateur du type réflecteur. L'utilisation de la technologie GaAs HBT comme alternative à la technologie GaAs FET a été rapportée dans [21], où un atténuateur de type dissipatif obtenait une perte d'insertion de 3,7 dB et une atténuation jusqu'à 45 dB.

Un aperçu de la technologie de l'atténuateur, y compris l'analyse, la conception et les performances, ainsi que les progrès récents, sont traités dans ce chapitre.

I.2 Théorie des atténuateurs

I.2.1 Caractéristiques des atténuateurs

Le rôle d'un atténuateur est de réduire la puissance ou l'amplitude d'un signal électrique ou électromagnétique. Par conséquent, le taux d'atténuation introduit par le dispositif d'atténuation est la caractéristique la plus recherchée. Toutefois d'autres caractéristiques importantes sont aussi considérées pour le choix de l'atténuateur adéquat. Ci-après une description des principaux paramètres d'un circuit atténuateur.

I.2.2 Taux d'atténuation :

C'est le rapport entre la puissance d'entrée et la puissance de sortie. Le rapport d'atténuation est exprimé en décibels. Pour avoir une valeur positive, le rapport exprime le ratio de la puissance incidente (P_{in}) sur la puissance de sortie (P_{out}).

$$\text{Atténuation} = 10 \log_{10}\left(\frac{P_{in}}{P_{out}}\right) \quad (\text{I-1})$$

Dans les systèmes micro-ondes où il est possible de mesurer la puissance du signal d'entrée (P_{in}) et la puissance de sortie, l'atténuation est exprimée en dB. Dans les systèmes où la mesure des tensions et des courants est possible, le rapport d'atténuation peut être exprimé par le rapport de la tension d'entrée sur la tension de sortie :

$$\text{Atténuation} = 10 \log_{10}\left(\frac{V_{in}}{V_{out}}\right) \quad (\text{I-2})$$

Dans la suite de ce document, on utilisera le rapport scalaire $V_{in}/V_{out}=k$ ou $P_{in}/P_{out}=k^2$ comme taux d'atténuation.

Le taux d'atténuation peut varier en fonction de la bande de fréquence, la puissance du signal d'entrée ou en fonction de la température. Les paramètres ci-dessous peuvent être aussi considérés pour le choix des atténuateurs :

- Sensibilité fréquentielle : c'est la variation maximale (peak to peak) de taux d'atténuation à travers la bande de fréquence.
- Sensibilité à la température : la variation de l'atténuation en fonction de la température dB/(dB x °C).
- Sensibilité à la puissance : cette caractéristique représente la variation du taux d'atténuation en fonction de la puissance. Cette variation peut être mesurée par dB/W.

I.2.3 Impédance caractéristique Z_c

L'atténuateur ne doit pas introduire de réflexion sur la ligne par conséquent l'impédance d'entrée de l'atténuateur et son impédance de sortie doit être adaptée sur la ligne principale.

L'impédance caractéristique d'un circuit atténuateur représente la valeur de l'impédance d'entrée et de sortie du circuit pour que ce circuit ne présente pas de réflexion si la source et la charge possède la même impédance.

En règle générale, le circuit atténuateur est un accessoire qui doit posséder une impédance caractéristique identique à l'entrée et la sortie de la source pour ne pas présenter de réflexion ou d'ondes stationnaires. Pour mesurer les performances des atténuateurs en termes d'adaptabilité aux circuits d'entrée et de sortie, les paramètres ci-dessous sont aussi considérés :

- Taux de réflexion à l'entrée : c'est le niveau du signal réfléchi vers la source lorsque la charge présente une impédance caractéristique adaptée à la source.
- Taux de réflexion à la sortie : c'est le niveau du signal réfléchi vers la charge lorsque la charge présente une impédance caractéristique adaptée à la source.

I.2.4 Taux de variation de phase :

Ce paramètre mesure la variation de la phase du signal de sortie en fonction du niveau d'atténuation. Un atténuateur RF idéal n'affecterait pas la phase d'un signal appliqué lorsqu'il est commuté dans un état d'atténuation ou dans un état de référence non atténué (également appelé état de bypass). Cependant, dans des modes de réalisation pratiques des circuits électroniques, les atténuateurs ont une caractéristique de phase différente dans leurs états d'atténuation et de référence. Lorsque la fréquence d'un signal RF appliqué à un atténuateur augmente, la quantité de déphasage augmente également. Cette caractéristique peut être problématique si un déphasage constant de l'atténuateur est souhaité (par exemple, dans les systèmes multi-antennaires beamforming) [22]–[24]. L'atténuateur doit donc comporter un mécanisme qui compense la phase du signal lorsque le niveau d'atténuation change [25].

I.2.5 Bande de fréquence:

Le taux d'atténuation est plus précis dans la bande fréquence de fonctionnement de l'atténuateur. Dans la plage de fréquence de fonctionnement, les paramètres de l'atténuateur doivent rester stables sur toute la gamme. Le taux de variation de l'atténuation sur la gamme doit être très minime par rapport à l'atténuation du centre de la gamme.

I.2.6 Niveau de puissance supporté :

C'est la puissance maximale supportée par l'atténuateur sans compromettre son fonctionnement et ses performances.

I.2.7 Température de fonctionnement :

L'intervalle de température dans lequel l'atténuateur fonctionne dans la puissance maximale. Les caractéristiques de l'atténuateur doivent rester stables sur la plage de température de son fonctionnement.

I.3 Type d'atténuateurs

Les atténuateurs peuvent être classés selon différents types en fonction de la nature des circuits utilisés, la configuration et la méthode d'atténuation. Ainsi on distingue :

- Des atténuateurs actifs et passifs, résistifs ou réactifs
- Des atténuateurs réfléchissants et absorbants ou dissipatifs
- Des atténuateurs variables et fixes. Un atténuateur fixe est utilisé lorsque l'atténuation est constante. Les atténuateurs variables ont une atténuation variable contrôlée électroniquement par une tension/courant ou mécaniquement. La variabilité peut être discrète (des pas d'atténuation) ou continue, obtenue manuellement ou par programmation.

D'autres distinctions d'atténuateurs en fonction des types de support d'implémentations :

- Atténuateurs implémentés sur des guides planaires.
- Atténuateurs implémentés sur des guides d'ondes volumiques.
- Atténuateurs monolithiques.

- Atténuateurs implémentés sur des câbles coaxiaux.

I.3.1 Atténuateurs passifs

Les atténuateurs passifs sont constitués de pure résistance dans des circuits sous formats de PI, T, L ou T-bridged. La figure I-2 ci-dessous présente des atténuateurs passifs selon ses quatre formats :




Figure I- 2: (a)Atténuateur T (b) Atténuateur PI (c) Atténuateur T-bridged (d) Atténuateur en L-Pad

L'utilisation des résistances discrètes ou des couches résistantes pour réaliser les atténuateurs est peu commodes dans les systèmes embarqués ou intégrés dans des circuits électroniques. Toutefois, ces atténuateurs peuvent être utilisés à la sortie des appareils de mesure pour s'adapter à différents usages de mesures.

I.3.2 Atténuateur Variable:

Les atténuateurs variables sont utilisés pour adapter le niveau d'atténuation en fonction de la charge ou du signal source. Ces atténuateurs peuvent présenter des taux d'atténuation continue ou des taux d'atténuation discrète (step by step).

Le taux d'atténuation peut aussi être contrôlé par un courant ou une tension et ajuster automatiquement en fonction des besoins. Il y a aussi des atténuateurs numériques ou digitaux où le taux d'atténuation est contrôlé par une commande numérique.

La conception des atténuateurs variables consiste à utiliser un circuit résistif d'atténuateur et à remplacer des résistances fixes par des composants actifs capables de modifier sa résistance en le commandant par un courant ou une tension telle qu'une diode PIN. La conception de l'atténuateur variable sera simple s'il n'y a pas besoin d'un circuit atténuateur adapté (la réflexion à la source est tolérée). Cependant, si le circuit atténuateur variable doit être adapté, des circuits élaborés et plus complexes sont conçus pour garder l'impédance caractéristique stabilisée malgré le changement du rapport d'atténuation[26].

Les atténuateurs variables peuvent être commandés par un contrôle numérique (binaire) ou par un contrôle analogique. Comme les atténuateurs fixes, Les atténuateurs variables utilisent les configurations “T” ou “ π ”.

I.3.3 Atténuation discrète:

L'idée de base pour construire un atténuateur discret consiste à utiliser une série d'atténuateurs fixes et de sélectionner le niveau d'atténuation approprié en utilisant un commutateur mécanique ou électronique. Cette disposition permet des valeurs d'atténuation discrètes dans chaque position. Les réseaux d'atténuateurs résistifs fournissent une bande passante théoriquement illimitée (les caractéristiques des résistances limitent en réalité cette hypothèse), mais nécessitent de nombreux étages d'atténuation pour fournir l'atténuation souhaitée alors que l'agrégation de plusieurs étages, en plus des commutateurs, peuvent introduire du bruit et de la distorsion.

Les atténuateurs numériques ou « step-by-step » ont des valeurs d'atténuation pondérées en binaire et leurs valeurs sont généralement 0.5, 1, 2, 4, 8 et 16 Db [3]. Chaque configuration peut être réalisée en utilisant des composants actifs comme les diodes PIN, les diodes Schottky, les transistors FET/HEMT ou CMOS.

Les atténuateurs numériques ont quatre types:

- Une résistance à commutation fixe : deux commutateurs unipolaires à double effet (SPDT) sont utilisés pour commuter le signal entre une ligne de transmission et un circuit atténuateur, comme illustré à la Figure I-3. Cette technique est la mieux adaptée aux valeurs d'atténuation plus importantes et le circuit atténuateur peut utiliser un réseau de résistances de type T ou π . Dans le design d'un atténuateur, la sélection des commutateurs SPDT et des résistances est essentielle. Les commutateurs SPDT doivent présenter une perte d'insertion très petites et une bonne isolation. La bande de fréquence des commutateurs doit englober la bande de fréquence de l'atténuateur souhaité. Les résistances à couche mince avec des largeurs plus faibles ont des réactances parasites plus faibles et des fréquences de fonctionnement plus élevées.




Figure I- 3: Atténuateur discret par commutation SPDT[3]

- Une résistance commutée : au lieu de commuter d'une ligne de transmission vers un circuit atténuateur, il est possible d'utiliser un transistor FET pour activer ou désactiver une résistance d'un circuit atténuateur de façon à sélectionner un niveau d'atténuation différent. La figure I-4 ci-dessous présente un exemple de topologie de cet atténuateur.




Figure I- 4: Atténuateur discret par commutation des résistances

- Un composant actif commuté : dans ce type d'atténuateur, les éléments actifs de différentes tailles sont utilisés comme résistance prenant des valeurs discrètes commandés par un courant ou une tension. Comme illustré sur la figure I-5, les transistors FET sont commandés par une tension sur la grille pour commuter entre l'état bloqué et l'état passant. Les transistors série à l'état ON doit gérer des puissances élevées comme démontré dans la section précédente, les résistances séries dissipent la grande majorité de la puissance de l'atténuateur. A l'état OFF, les transistors ne doivent pas dépasser la tension de claquage.




Figure I- 5: Atténuateur par élément actif [3]

- Atténuateur FET intégré. Les atténuateurs de type « FET intégré » sont réalisés en utilisant une topologie d'atténuateur «T» illustrée à la Figure I-6 dans laquelle les FET de commutation font partie intégrante de la configuration de l'atténuateur. Le FET shunt active et désactive la résistance de shunt lorsque la résistance du FET s'additionne à la résistance de shunt. L'atténuateur « FET intégré » a une taille compacte et une faible perte d'insertion si les valeurs de R_1 et R_2 sont sélectionnées pour que le circuit présente une impédance de 50Ω à l'entrée et à la sortie. En plus de la configuration «T», les topologies « π » et T-bridged sont également utilisées.




Figure I- 6: Atténuateur FET intégré

I.3.4 Atténuation continue:

Le taux d'atténuation peut également être contrôlé par un courant ou une tension et ajusté automatiquement en fonction des besoins en utilisant des composants actifs tels que des diodes PIN, des transistors FET [3], [27].

Contrairement à un atténuateur discret qui ne prend que des valeurs spécifiques d'atténuation, le taux d'atténuation d'un atténuateur continue varie de façon continue sur un intervalle. Ce type d'atténuateur est adapté pour l'asservissement des systèmes qui nécessite une puissance stable.

La réalisation pratique des atténuateurs à base de semi-conducteurs nécessite l'usage des composants actifs (par exemple des diodes PIN, des transistors MESFET ou MOSFET...etc.) qui peuvent être contrôlés par un courant ou une tension afin de modifier leurs résistances internes. Dans la suite de cette section, des atténuateurs à base des diodes PIN, et des atténuateurs à base de transistors MESFET/MOSFET seront présentés.

Dans les guides d'ondes volumiques, il est aussi possible de réaliser des atténuateurs variables en plaçant des matériaux absorbants à l'intérieur du guide d'ondes. La variation du taux d'atténuation pourra être obtenue en ajustant le niveau de pénétration ou l'orientation des matériaux absorbant à l'intérieur du guide. Des exemples de réalisation de ces atténuateurs volumiques seront présentés dans la section 3 de ce chapitre.

I.3.4.1 Atténuateurs à base de diodes PIN :

La diode PIN est un dispositif semi-conducteur qui fonctionne comme une résistance variable aux fréquences RF et micro-ondes. Les diodes PIN sont utilisées dans de nombreux systèmes de communication micro-ondes en raison de leurs tensions de claquage élevées, de leurs caractéristiques de commutation relativement rapides et de leurs caractéristiques de résistance variables avec polarisation. Ils sont des composants actifs dans les commutateurs d'antenne, les déphaseurs et les atténuateurs pour les applications de contrôle automatique de gain (ALC) ou de contrôle de niveau RF [21].

Avec la polarisation inverse, la diode PIN présente une très grande résistance, mais lorsque la polarisation directe est appliquée aux bornes de la diode PIN, la résistance est très faible. Cela rend la diode PIN attrayante pour les commutateurs et les atténuateurs.

Les atténuateurs à diode PIN sont un sous-ensemble des atténuateurs RF variables et sont utiles pour les circuits nécessitant des niveaux d'atténuation continue.

Les atténuateurs à diodes PIN peuvent prendre de nombreuses formes: d'une simple diode connectée en série ou en parallèle, agissant comme un composant réfléchissant avec perte, à des structures plus complexes qui maintiennent une impédance d'entrée adaptée sur l'intervalle d'atténuation totale de l'atténuateur [28].

Lorsque la diode PIN est utilisée dans l'atténuateur, les caractéristiques d'atténuation sont contrôlées par le courant de polarisation direct dans la diode PIN car la résistance RF de la diode PIN est déterminée par le courant de polarisation directe[29].

I.3.4.2 Caractéristiques de la diode PIN

Une diode PIN est un dispositif semi-conducteur formé de trois couches:

- Couche fortement dopée positivement P⁺ (+ pour désigner fortement dopée)
- Couche intrinsèque légèrement dopée et très faible largeur W
- Couche fortement dopée négativement N⁺ (+ pour désigner fortement dopée)

Cependant, la réalisation d'une zone I purement intrinsèque n'est pas techniquement faisable. Elle est légèrement dopée N ou P en raison des imperfections des procédés de fabrication technologiques des diodes. Si la diode PIN à zone intrinsèque ayant un dopage résiduel de type N (N⁻ : faiblement dopée N) la diode est alors dite P⁺N⁻N⁺ (figure I-7).




Figure I- 7: Structure physique d'une diode PIN

I.3.4.2.a) Diode PIN à l'état non polarisé

En l'absence de polarisation du courant, une zone appauvrie des porteurs est créée dans la jonction la plus asymétrique, en l'occurrence à la jonction P⁺N⁻. Cette région de charge d'espace s'étend largement dans la région I de la diode en raison de sa très faible concentration en atomes dopants afin de maintenir la neutralité électrique du semi-conducteur.

La zone intrinsèque de la diode peut alors être divisée en deux sous-ensembles:

- Zone appauvrie des porteurs chargés: la zone appauvrie en porteurs chargés de largeur W présente une très haute impédance de plusieurs MΩ, et est équivalente à un condensateur C_{jo} respectant l'équation suivante[28] :

$$C_{jo} = \varepsilon \frac{A}{W_0} \quad (\text{I-3})$$

Où:

- A: section de la diode
 - W₀: largeur de la zone appauvrie des porteurs à l'état non polarisé
 - ε: constante diélectrique du semi-conducteur.
- Zone non appauvrie des porteurs de longueur L : cette zone est équivalente à une résistance (R_i) et à une capacité parallèle (C_i) respectant l'équation suivante [28] :

$$R_i = \frac{1}{e\mu N} \frac{L}{A} \quad (\text{I-4})$$

$$C_i = \varepsilon \frac{A}{L} \quad (\text{I-5})$$

Avec :

- L : longueur de la zone repleète
- A : section de la diode
- e : charge élémentaire ($=1.6 \times 10^{-19}$ C)
- μ : mobilité des électrons et des trous (la mobilité des charges est la vitesse des charges (V_n ou V_p) divisée par le champ électrique E ($\mu_n = V_n/E$))
- N : densité des porteuses

Le schéma ci-dessous présente le circuit équivalent d'une diode PIN non polarisée.




Figure I- 8: Schéma équivalent d'une diode PIN non polarisée

I.3.4.2.b) Diode PIN polarisée en direct

Lorsque la diode PIN est polarisée en direct, les électrons et les trous s'injectent dans la zone intrinsèque par le fait de la présence du champ électrique induit par la polarisation directe. Ces charges positives et négatives ne se recombinent pas instantanément et coexistent pendant une durée τ appelée « durée de vie des charges ». Cette coexistence donne lieu à un stock de charges Q qui contribuent à la réduction de la résistance effective de la zone Intrinsèque.

En plus de la durée de vie des charges, la diode PIN est caractérisée aussi par la durée de transit à travers de la zone intrinsèque des charges. Cette durée dépend essentiellement de l'épaisseur de la zone intrinsèque et des caractéristiques des semi-conducteurs (coefficient de diffusion du semi-conducteur). Généralement, on définit la fréquence de transition qui représente l'inverse de la durée de transit. La fréquence de transition est donnée par la formule approximative suivante [6], [28]:

$$F_t = \frac{D_p}{W^2} \quad (I-6)$$

Avec :

- D_p : coefficient de diffusion qui dépend du matériau de fabrication de la diode
- W : épaisseur de la zone intrinsèque.

Selon la fréquence f du signal RF on distingue deux possibilités :

- Basse fréquence ($f < F_t$): la zone intrinsèque se comporte comme la zone dopée N^+ et par conséquent la diode se comporte comme une diode PN normale.
- Haute fréquence ($f \gg F_t$) : lorsque la période du signal RF est inférieure à la durée du transit des électrons et des trous dans la zone intrinsèque, les charges sont en

mouvement grâce à la tension de polarisation étant donné que la tension du signal RF ne permet pas de transiter ces charges au-delà des zones fortement dopées N et P et par conséquent ces charges peuvent subsister pendant la période τ . la résistance de la zone intrinsèque est contrôlée principalement par la tension de polarisation directe.

La diode PIN se comporte dans ce cas comme une résistance variable contrôlée par le courant de polarisation directe de la diode. La formule ci-dessous donne une approximation de la résistance R_i en fonction du courant la traversant [6], [28], [30].

$$R_i = \frac{W^2}{(\mu_p + \mu_n) * I_F * \tau} \quad (I-7)$$

Avec :

- W : épaisseur de la zone intrinsèque
- I_F : courant de polarisation directe traversant la diode
- τ : durée de vie des porteurs de charges
- μ_p, μ_n : mobilité des charges positives (trous) et des charges négatives (électrons).

La résistance R_i dépend des dimensions de la diode, du semi-conducteur utilisé et de la température [6], [28].

La figure I-9 ci-dessous présente le schéma équivalent d'une diode PIN en polarisation directe et pour des signaux de hautes fréquences.




Figure I- 9: Schéma équivalent d'une diode PIN polarisée en direct

Pour une diode PIN avec une largeur de région I typique de $250 \mu\text{m}$, une durée de vie des charges de $4 \mu\text{s}$ et une mobilité μ_n de $0,13 \text{ m}^2\text{V}^{-1}\text{s}^{-1}$, μ_p de $0,05 \text{ m}^2\text{V}^{-1}\text{s}^{-1}$, la figure I-10 présente la caractéristique résistance/courant. À $0,01\text{mA}$, la résistance est d'environ $8,6\text{K}\Omega$. Cette résistance chute à 4Ω pour un courant $I_F = 20\text{mA}$.




Figure I- 10: Résistance vs Courant électrique I_f en polarisation directe (l'échelle des axes est logarithmique)

I.3.4.3 Topologie des atténuateurs à diode PIN

L'utilisation principale de la diode PIN dans le circuit d'atténuateur est de fournir un outil pour contrôler le taux d'atténuation avec un signal de courant prenant en compte la caractéristique de courant de résistance Vs courant de polarisation directe.

I.3.4.3.a) Topologie d'Atténuateur en T

Dans la figure I-11, l'atténuateur en T est conçu avec deux diodes PIN.




Figure I- 11: Atténuateur T variable

Si l'impédance des diodes PIN D1 et D2 est égale à Z_d et la résistance shunt est R_2 , l'impédance caractéristique de ce circuit serait : $Z_c^2 = 2 * Z_d * R_2 + Z_d^2$. Par conséquent l'impédance caractéristique changera avec la variation de Z_d . Le circuit ne pourra pas être adapté tout le temps avec la source et la charge.

L'atténuation apportée par ce circuit serait :

$$A = 20 * \log\left(\frac{Z_c + Z_d}{Z_c - Z_d}\right) \quad (\text{I-8})$$

Si l'impédance de la source et de charge est prise égale à $Z_0=50\Omega$, la variation de l'impédance des diodes PIN causera une inadaptation du circuit atténuateur par rapport à la source et la charge.

Si on considère les deux diodes PIN avec une largeur de région I typique de $250 \mu\text{m}$, une durée de vie du support de $4 \mu\text{s}$ et un μn de $0,13 \text{ m}^2\text{V}^{-1}\text{s}^{-1}$, μp de $0,05 \text{ m}^2\text{V}^{-1}\text{s}^{-1}$, le tableau ci-dessous présente la variation de l'impédance caractéristique du circuit et l'atténuation.

Tableau I- 1. Impédance caractéristique et Atténuation d'un atténuateur de diode PIN

I_F (mA)	Z_d (Ω)	R_2 (Ω)	$Z_c(\Omega)$	Atténuation (dB)	S11 (dB)	S21 (dB)
1	87	20	127,34	14	-9,06	-21,67
2	43	20	78,89	11	-21,27	-15,83
3	29	20	61,08	9	-25,50	-13,44
4	22	20	51,39	8	-17,02	-12,11
5	17	20	45,14	7	-13,41	-11,09
10	9	20	30,71	5	-9,06	-9,31
15	6	20	24,74	4	-7,67	-8,59
20	4	20	21,28	4	-6,79	-8,09
25	3	20	18,95	3	-6,36	-7,83

Selon les valeurs présentées dans le tableau I-1 et en appliquant l'équation (5), l'adaptation du circuit est acceptée pour des valeurs I_F de 2 à 5mA, mais dans cette plage l'atténuation varie très peu (entre 7dB et 11dB). La différence entre l'atténuation fournie par le circuit et le coefficient S21 est causée par les réflexions des signaux vers la source.

I.3.4.3.b) Topologie d'Atténuateur en T-bridgé

Un atténuateur T-bridgé présenté sur la figure I-12 est conçu en utilisant deux diodes. En se basant sur les équations d'un atténuateur T bridgé nous avons les équations suivantes :

$$\text{Attenuation} = 20 * \log\left(1 + \sqrt{\frac{R_1}{R_2}}\right) \quad (\text{I-9})$$

$$Z_0 = \sqrt{R_1 * R_2} \quad (\text{I-10})$$

Avec R_1 est la résistance de la diode D1 et R_2 est la résistance de la diode D2.

Ces deux équations montrent que l'atténuation dépend du rapport entre R_2 à R_1 tandis que l'impédance caractéristique du circuit dépend de leur produit.




Figure I- 12: Atténuateur T-bridgé avec deux diodes PIN

Une solution pour adapter le circuit malgré les variations de R_1 et R_2 consiste à polariser chaque diode avec une tension de contrôle différente. R. D. Joos propose dans la référence[31] une procédure pour polariser les deux diodes PIN afin d'adapter le circuit à la source et la charge tout en variant l'atténuation. La solution consiste à trouver pour chaque niveau de polarisation, les valeurs de tension de polarisation qui réalisent l'équation (I-10).

Une version simplifiée pour utiliser une seule tension/courant de contrôle est illustrée sur la figure I-13(a)[3]. Les deux diodes sont traversées avec le même courant par conséquent elles présentent des impédances égales $Z_{D1} = Z_{D2}$. Toutefois la présence de la ligne quart-d'onde permet de transformer l'impédance Z_{D2} de la diode D2 à la ligne de transmission comme Z_0^2/Z_{D2} .

Le circuit sera donc équivalent à un circuit T-bridged conformément à la figure I-13(b). En appliquant la formule de calcul de l'impédance caractéristiques d'un circuit T-bridged (équation I-10 de ce chapitre), on retrouve que le circuit présentera tout le temps une impédance Z_c égale à Z_0 .

A cause de l'usage d'une ligne quart d'onde, cette solution est limitée en bande de fréquence.




Figure I- 13: (a)Atténuateur T-bridged avec une ligne de compensation quart d'onde[3] (b) Schéma équivalent

I.3.4.4 Topologie d'atténuateur en PI

La figure I-14 présente un atténuateur PI conçu avec trois diodes PIN. Le circuit de polarisation impliqué dans cette conception est déséquilibré. Ray Waugh [32] a conçu un atténuateur PI équilibré à l'aide de quatre diodes PIN, comme le montre la figure I-15.




Figure I- 14: Atténuateur PI conçu avec trois diodes PIN




Figure I- 15: Atténuateur PI conçu avec quatre diodes PIN


Si la diode D2 est remplacée par deux diodes, comme le montre la figure I-15, il en résulte plusieurs avantages[32]:

- L'isolation est maximale du réseau étant donné que l'utilisation de deux diodes à la place d'une seule diode augmentera l'atténuation maximale ou doublera la limite de fréquence supérieure pour une valeur d'atténuation donnée.
- Les diodes jumelées qui occupent la position de la résistance série sont physiquement déphasées de 180° , ce qui entraîne l'annulation de produits de distorsion de même ordre.
- Le circuit d'atténuation résultant est symétrique et la polarisation est considérablement simplifiée.

I.3.5 Atténuateurs à diode PIN adaptés

I.3.5.1 Adaptation par coupleur 90 :

L'adaptation peut être réalisée en combinant les circuits atténuateur en PI ou en T précédents avec un coupleur directive à 90° , comme le montre la figure I-16 [33]. Dans le coupleur à 90° , la puissance incidente sur le port A se divise de manière égale entre les ports B et C; le port D est isolé par rapport au port A. La réflexion produite par l'atténuateur à diode PIN aux ports B et C est redirigée vers le port D, isolant ainsi le port A. Par conséquent, le port A se comporte comme port adapté au signal d'entrée quel que soit le niveau d'atténuation produit par les diodes PIN.

Figure I- 16: Adaptation par coupleur 90°

I.3.5.2 Atténuateur réflecteur

Une autre solution pour réaliser un atténuateur réflecteur adapté consiste à utiliser une configuration équilibrée. Un atténuateur équilibré est conçu en utilisant une paire d'atténuateur de n'importe quelle topologie, combinée en employant deux coupleurs en quadrature à 3 dB, comme le montre la Figure I-17. Les coupleurs en quadrature utilisés sont généralement des coupleurs Lange à large bande. Pour cette solution, l'atténuateur est conçu pour une réponse d'atténuation plate et peut ne pas correspondre correctement à 50Ω . Les réflexions des atténuateurs asymétriques se terminent vers une charge 50Ω . Si un atténuateur échoue, l'atténuation globale diminue d'environ 6 dB, ce qui peut fournir une tolérance de panne utile pour certaines applications. Les avantages majeurs de la topologie équilibrée vis-à-vis de la topologie conventionnelle sont les bons taux d'ondes stationnaires d'entrée et de sortie dans toutes les conditions d'atténuation et d'insensibilité à la non-concordance dans le sous-système. De plus, la capacité de traitement de ces circuits est augmentée de 3 dB en raison de la répartition de la puissance par le coupleur.




Figure I- 17: Atténuateur équilibré utilisant des diodes PIN [3]

I.4 Atténuateurs utilisant les transistors MESFET

Le transistor MESFET est une extension du transistor JFET, où la structure de la grille est une jonction Schottky (Semi-conducteur N- métal) au lieu d'une jonction PN. Les transistors Métal-Semi-conducteur à effet de champs (MESFET) disposent de trois ports :

- Source
- Drain
- Grille

Le schéma ci-dessous présente la structure interne d'un transistor MESFET. Le transistor est composé de deux couches fortement dopées N ou P et séparées par un canal faiblement dopé. Les couches dopées sont appelées Source et Drain respectivement et sont connectées par un contact ohmique. Par contre le canal est connecté à la Grille par un contact de type Schottky.




Figure I- 18: Structure interne d'un transistor FET

La disposition des couches permet de contrôler la conductivité électrique du canal Drain-Source par un champ électrique appliqué entre la Grille et la Source. Lorsque la grille n'est pas soumise à une tension électrique, le canal présentera une résistance faible. Au fur et à mesure que la tension de la Grille diminue, une zone appauvrie des porteurs de charges apparaît autour du contact Schottky. Cette zone appauvrie entravera le passage des charges entre la source et le Drain et par conséquent, la résistance Drain-Source R_{ds} augmentera jusqu'à bloquer le passage du courant entre le Drain et la Source.

En résumé, la polarisation de la grille modifie l'épaisseur de la région d'appauvrissement et module donc la conductivité du canal N. Dans la région linéaire de fonctionnement du transistor, La résistance de canal du MESFET varie inversement à la tension de grille, comme indiqué ci-dessous:

$$R_{ds} = R_{ds0} \left(\frac{1}{1 - \frac{V_g}{V_p}} \right) \quad (\text{I-11})$$

- R_{ds} : résistance entre le Drain et la Source
- R_{ds0} : résistance entre le Drain et la Source lorsque la tension de la Grille est égale à Zéro
- V_p : la tension de pincement (pinchoff)

Lorsque la tension de la grille se rapproche de la tension de pincement, la résistance devient très élevée (par rapport à 50 Ohm). A l'inverse, lorsque la tension de la grille s'approche de zéro, la résistance du canal Drain-Source se rapproche de la résistance R_{ds0} .

Dans les modèles d'atténuateur GaAs MESFET, les transistors sont utilisés soit dans la région linéaire où l'appareil est modélisé comme une résistance modulée par la tension de la grille, soit comme un commutateur ON/OFF associé à des résistances nichromes à couche mince pour fournir des niveaux d'atténuation.

Pour les atténuateurs utilisant des MESFET en mode passif, le mécanisme de base utilisé est la modification de la résistance du canal Drains-Source d'un FET par la tension de grille. Trois MESFET peuvent être connectés en configuration T ou π , comme indiqué sur la Figure I-19(a) et I-19(b) respectivement. Les MESFET peuvent être modélisés par une combinaison parallèle de R et C, comme le montrent les figures I-19(c) et I-19(d), où les valeurs de R1 et R2 varient en fonction des tensions de la grille. La valeur de R varie d'une valeur de polarisation nulle R_{on} à une valeur élevée R_{off} lorsque la tension de grille atteint la tension de pincement. Les valeurs des capacités C1 et C2 peuvent être considérées comme assez constantes avec les tensions de grille. Aux fréquences micro-ondes inférieures, l'effet des condensateurs peut être négligé.




Figure I- 19: Atténuateurs utilisant les transistors FET comme éléments actifs

I.5 Optimisation de déphasage du signal pour un atténuateur variable

Un atténuateur RF idéal n'affecterait pas la phase d'un signal appliqué lorsqu'il est commuté dans un état d'atténuation ou dans un état de référence non atténué (également appelé état de bypass). Cependant, dans des modes de réalisation pratiques des circuits électroniques, les atténuateurs ont une caractéristique de phase différente dans leurs états d'atténuation et de référence. Lorsque la fréquence d'un signal RF appliqué à un atténuateur augmente, la quantité de déphasage augmente également.

Cette caractéristique peut être problématique si un déphasage constant de l'atténuateur est souhaité (Par exemple, dans les systèmes multi-antennaires beamforming)[22]–[24].

Pour illustrer ce phénomène, nous considérons l'atténuateur simple présenté sur la figure I-20.




Figure I- 20: Atténuateur par impédance en série

Avec $Z = R + jX$, la matrice des paramètres S peut être écrite comme suit :

$$[S] = \begin{bmatrix} \frac{Z}{Z + 2Z_0} & \frac{2Z_0}{Z + 2Z_0} \\ \frac{2Z_0}{Z + 2Z_0} & \frac{Z}{Z + 2Z_0} \end{bmatrix} \quad (\text{I-12})$$

L'atténuation de ce circuit est présentée donc par le paramètre S21 :

$$\alpha = 20 \log \left(\frac{1}{|S_{21}|} \right) = 20 \log \left| 1 + \frac{Z}{2Z_0} \right| \quad (\text{I-13})$$

Avec $Z = R + jX$:

$$\alpha = 10 \log \left[\left(1 + \frac{R}{2Z_0} \right)^2 + \left(\frac{X}{2Z_0} \right)^2 \right] \quad (\text{I-14})$$

La phase de S21 est donnée par la formule suivante :

$$\tan(\theta) = \frac{-X}{R + 2Z_0} \quad (\text{I-15})$$

$$\theta = \text{Arctan} \left(\frac{-X}{R + 2Z_0} \right) \quad (\text{I-16})$$

On constate que la phase θ et l'atténuation α dépendent de R et X. On peut calculer la variation de la phase θ en fonction de l'atténuation α $\left(\frac{\partial \theta}{\partial \alpha} \right)$.

Nous calculons les dérivées $\frac{\partial \theta}{\partial R}$ et $\frac{\partial \alpha}{\partial R}$ ce qui donne les équations (I-17) et (I-18) :

$$\frac{\partial \theta}{\partial R} = \frac{X}{(R + 2Z_0)^2 + X^2} \quad (\text{I-17})$$

Et

$$\frac{\partial \alpha}{\partial R} = \frac{40RZ_0}{(R + 2Z_0)^2 + X^2} \quad (\text{I-18})$$

Par conséquent :

$$\frac{\partial \theta}{\partial \alpha} = \frac{X}{40 R Z_0} \quad (\text{I-19})$$

Comme nous pouvons le constater sur l'équation (I-19), si X est nulle, alors la phase ne varie pas avec le taux d'atténuation. En conséquence pour annuler la variation de la phase, il suffit de compenser X pour avoir une partie imaginaire nulle pour l'impédance Z.

La technique de compensation de la phase par des condensateurs est proposée dans plusieurs articles [34]–[36], [22], [25], [37], [38]. Une autre solution consiste à compenser la phase par une ligne de transmission shuntée avec des diodes PIN ou diodes Varicaps. Cette technique est utilisée dans les atténuateurs de type réflecteurs[17], [39]–[42].

Pour illustrer les deux techniques de compensation, nous présentons la technique proposée par Walker dans [19] et la technique proposée par W. Ciccognani dans [25].

Proposition de Walker

Le circuit atténuateur est illustré à la figure I-21. La diode PIN en série peut être considérée comme l'élément atténuateur principal. La diode PIN shunt sur le tronçon a pour effet de commuter dans un réseau à compensation de phase, consistant en une résistance terminant une ligne de transmission en dérivation. Cela a également pour effet de fournir une bonne correspondance d'entrée lorsque l'atténuateur est dans son état d'atténuation élevé.




Figure I- 21: circuit atténuateur [19]

Lorsque les diodes PIN sont activées au maximum (R_j est presque nulle), on peut considérer que le stub est court-circuité au point A, si les effets de l'inductance série L_s et de la résistance R_s de la diode sont négligés. L'effet du tronçon peut être considéré comme étant identique à

celui du circuit de la figure I-22, où X passe d'inductif à capacitif lorsque la fréquence est balayée sur la bande. Cela change le déphasage de S21 de positif à négatif sur la bande.




Figure I- 22: modèle de circuit atténuateur

Lorsque les diodes PIN passent à l'état haute impédance ($R_j=200$ Ohm) jusqu'à une première approximation, la diode D_{shunt} peut être considérée comme un circuit ouvert. Cela signifie que le stub de dérivation a maintenant une longueur de L_1+L_2 terminée par une résistance de R_2 . Si l'on suppose que l'effet du condensateur de blocage est négligeable, la ligne de transmission L_2 et la résistance R_2 sont court-circuitées par la diode, l'impédance transférée par la ligne L_1 au point A apparaît identique à celle de $R_j = 0$ Ohm si $L_1=\lambda/4$. Par conséquent, l'effet de déphasage du stub est similaire à celui du cas $R_j = 0$ Ohm, mais pas tout à fait identique à cause des effets de la diode $D_{série}$ ayant $R = 200$ Ohm. Une optimisation de R_2 et de la longueur de la ligne 2 permet d'ajuster le déphasage lorsque R_j est grand.

Afin de trouver les valeurs optimales pour L_2 et R_2 en vue d'obtenir un déphasage similaire à $R_j = 0$ Ohm et à $R_j = 200$ Ohm, une étude théorique est menée par Walker sur le circuit de la figure I-21 avec l'impédance en série Z modélisant la diode $D_{série}$ et l'impédance parallèle X modélise la ligne L_2 et la diode D_{shunt} . Vu du point A sur la figure I-21, l'admittance totale de la diode et du stub terminé dans la résistance R_2 est donnée par :

$$Y_A = \frac{Z_0 + jR_2 \tan(\beta L_2)}{Z_0 R_2 + jZ_0^2 \tan(\beta L_2)} + Y_{Diode-Shunt} \quad (I-20)$$

Avec Y_{diode_shunt} est l'admittance équivalente de la diode shunt.

L'admittance est transférée au point B par une ligne quart d'onde, par conséquent l'impédance de la ligne Shunt vu au point B est égale à $Z_B=Z^2_0 Y_A$.

Le circuit de la figure I-21 sera donc représenté par un circuit en T équivalent illustré sur la figure I-23.




Figure I- 23: circuit équivalent du modèle d'atténuateur

La matrice ABCD du circuit de la figure I-23 est :

$$ABCD = \begin{bmatrix} 1 & Z_{Diode} \\ \frac{1}{Z_B} & 1 + \frac{Z_{diode}}{Z_B} \end{bmatrix} \quad (I-21)$$

Par conséquent, le paramètre S21 est donné par la formule (I-22) :

$$S21 = \frac{2Z_0}{2Z_0 + Z_{Diode} + \frac{Z_0^2}{Z_B} + \frac{Z_{diode}Z_0}{Z_B}} \quad (I-22)$$

En remplaçant Z_B par $Z_0^2 Y_A$, S21 peut être réécrite en fonction de $Z_A = 1/Y_A$ comme suit :

$$S21 = \frac{2Z_0}{2Z_0 + Z_{Diode} + Z_A + \frac{Z_A Z_{diode}}{Z_0}} \quad (I-23)$$

La phase de S21 peut être calculée par la formule $\varphi = \text{Arctan}\left(\frac{\text{Im}(S21)}{\text{Re}(S21)}\right)$.

Par la suite et pour simplifier les calculs, on ne s'intéresse qu'au dénominateur de S21 puisque la phase de dénominateur de S21 est l'inverse de la phase de S21.

Pour éviter la variation de la phase, il est possible de procéder par deux méthodes :

- A partir de la formule S21, il est souhaité de trouver une valeur de Z_A tel que la phase de S21 quand $R_j=0$ Ohm soit égale à la phase de S21 lorsque $R_j=200$ Ohm.
- Chercher une valeur de Z_A pour que la phase de S21 soit égale à 0 pour $R_j=0$ et $R_j=200$ Ohm.

La 2^{ème} méthode est adoptée par Walker. Dans le but d'avoir un S21 avec une phase nulle, l'équation ci-dessous doit être satisfaite :

$$\text{Im}\left(Z_{Diode} + Z_A + \frac{Z_A Z_{diode}}{Z_0}\right) = 0 \quad (I-24)$$

Prenons :

$$Z_{diode} = Z_a + jZ_b$$

$$Z_A = Z_c + jZ_d$$

L'équation (I-24) peut être écrite comme suit :

$$Z_b + Z_d + \frac{Z_b Z_c + Z_a Z_d}{Z_0} = 0 \quad (I-25)$$

La solution de cette équation pour Z_d donne :

$$Z_d = -Z_b \frac{Z_0 + Z_c}{Z_0 + Z_a} \quad (I-26)$$

Si Z_c et Z_a sont très petites par rapports à Z_0 , alors la partie imaginaire de l'impédance résultante de la mise en parallèle entre la ligne L2 (figure I-21) avec la diode Shunt doit compenser la partie imaginaire de la diode série pour avoir une phase S21 nulle.

En utilisant un logiciel de conception, il est possible de réaliser l'optimisation nécessaire pour satisfaire cette condition.

Proposition de W. Ciccognami,

Dans la proposition de Ciccognami [25], l'auteur présente une solution de compensation de la phase pour un circuit atténuateur formé d'une topologie T et contrôlé par des transistors FET. La figure I-24 présente l'atténuateur objet de cette étude.




Figure I- 24: Atténuateur en forme de T contrôlé par Q et Q' [25]

Dans la figure I-24, l'atténuation est obtenue en alternant les tensions de porte du dispositif actif (Q et Q') avec deux valeurs complémentaires (typiquement compatibles CMOS 0 V, 2.5 V). Le niveau d'impédance entre le drain et la source d'un FET froid ($V_{DS} = 0$ V) est approximativement équivalent à une petite résistance R_{ON} (lorsque $V_{GS} > V_{Pinch-off}$) ou à une petite capacité C_{OFF} (lorsque $V_{GS} < V_{Pinch-off}$)[43].

En analysant les circuits de la figure I-24, un déphasage parasite apparaît entre les états de référence d'atténuateur (REF) et l'état d'atténuation (ON). En effet, l'atténuateur commuté se comporte pratiquement comme un filtre passe-bas à l'état OFF prise comme état de référence (REF) et comme un filtre passe-haut à l'état ON, justifiant ainsi la différence de phase entre le paramètre de transmission S_{21} des deux états.

La solution d'optimisation proposée, comme montré sur la figure I-25, consiste à ajouter un condensateur correctement dimensionné dans le bras de shunt de l'atténuateur vers la masse pour compenser le déphasage parasite.

La valeur de ce condensateur de compensation ($C_{COMP} = C_{OFF}/b$) et la valeur des résistances R_1 et R_2 qui apparaissent dans le réseau «T» symétrique sont déduites des trois conditions suivantes:

- Déphasage nul entre les états REF et ON (condition a).
- Atténuation (exprimée par la magnitude du rapport entre $S_{21_{ON}}$ et $S_{21_{REF}}$) réglée sur la valeur souhaitée A_0 (condition b).

- Impédance d'entrée / sortie adaptée à la valeur de normalisation Z_0 (Condition c).

La première étape consiste à déduire les deux circuits équivalents des deux états REF et ON pour l'atténuateur «T» commuté considéré. Les deux circuits sont illustrés à la Figure I-25, résultant du remplacement de chaque dispositif actif par son modèle de circuit équivalent approprié. L'impédance du dispositif en série, située entre les ports d'entrée et de sortie, est divisée par deux et apparaît en parallèle avec les deux résistances R_1 pour créer une symétrie sur le circuit.




Figure I- 25: Circuit équivalent de l'atténuateur en «T» commuté en état REF(a) et en état ON(b) [25]

En définissant G_s , Y_s , R_p , Z_p et X_{OFF} comme indiqué ci-dessous, Le tableau ci-dessous présente les valeurs de l'atténuation pour les deux états REF et ON :

$$G_s = \frac{1}{R_1} + \frac{2}{R_{ON}} \quad (I-27)$$

$$Y_s = \frac{1}{R_1} + j \frac{2}{X_{OFF}} \quad (I-28)$$

$$R_p = R_2 + R_{ON} - jbX_{OFF} \quad (I-29)$$

$$Z_p = R_2 - j(b + 1)X_{OFF} \quad (I-30)$$

$$X_{OFF} = \frac{1}{\omega C_{OFF}} \quad (I-31)$$

En appliquant les équations d'analyse des circuits électroniques, nous pouvons déduire les paramètres Z_c et K (Taux d'atténuation) dans les deux états REF (Référence) et ON.

Tableau I- 2. Calcul de l'impédance caractéristique et terme A de la matrice ABCD du circuit étudié

	Etat REF	Etat ON
A (terme de la matrice ABCD)	$1 + \frac{1}{G_s Z_p}$	$1 + \frac{1}{Y_s R_p}$
Z_c (impédance du circuit)	$Z_p \sqrt{A^2 - 1}$	$R_p \sqrt{A^2 - 1}$

Atténuation K	$1 + \frac{1}{GsZp}$ $+ \sqrt{\left(1 + \frac{1}{GsZp}\right)^2 - 1}$	$1 + \frac{1}{GsZp} + \sqrt{\left(1 + \frac{1}{YsRp}\right)^2 - 1}$
---------------	-----------------------------------------------------------------------	---------------------------------------------------------------------

Après des étapes de calcul pour déduire les valeurs de $S21_{ON}$ et $S21_{REF}$ et de la valeur Z_0 du circuit bridged T, on trouvera que[25] :

$$A = \frac{S21_{ON}}{S21_{OFF}} = \frac{Y_s^2}{G_s^2} \times \frac{R_p}{Z_p} \times \frac{1 + Z_0 G_s + 2Z_p G_s}{1 + Z_0 Y_s + 2R_p Y_s} \times \frac{1 + Z_0 G_s}{1 + Z_0 Y_s} \quad (I-32)$$

$$Z_c = Z_{IN-ON} = Z_{OUT-ON} = \frac{Y_s^2 (R_p Z_0) + Y_s (2R_p + Z_0) + 1}{Y_s^2 (2R_p + Z_0) + Y_s} \quad (I-33)$$

La satisfaction simultanée des conditions (a), (b) et (c) s'exprime donc comme suit:

- $\text{Im}(A)=0$ ou phase (A)=0
- $\text{Re}(A)=A0$
- $\text{Re}(Zc)=Z0$

Si le cas de valeurs d'atténuation plus grandes ($A_0 > 3$ dB) est pris en compte [25], certaines hypothèses peuvent être émises pour simplifier les expressions résultantes[25]. Dans ce cas, la valeur de b peut être approximativement déterminée [25] par l'équation (I-34):

$$b = \frac{X_{OFF}(A_0 - 1) + \sqrt{A_0^2 (X_{OFF}^2 + 2Z_0^2) - 2A_0 (X_{OFF}^2 + Z_0^2) + X_{OFF}^2}}{X_{OFF}(A_0^2 - 1)} \quad (I-34)$$

I.6 Atténuateur Volumique

Les guides d'ondes volumiques sont des dispositifs électromagnétiques permettant de transporter un signal électromagnétique dans un guide d'onde volumique creux comme les guides rectangulaires, cylindrique.

Les guides d'ondes rectangulaires ont été l'un des premiers types de lignes de transmission utilisées pour le transport de signaux micro-ondes, et ils sont encore utilisés pour de nombreuses applications notamment pour les systèmes de grande puissance (radar, feeders des stations de base mobile, les applications d'ondes millimétriques, les applications médicales, les systèmes satellitaires et certaines applications d'essais de précision). Une grande variété de composants comme les coupleurs, les détecteurs, les isolateurs, les atténuateurs et les lignes à fentes sont disponibles sur le marché pour diverses bandes de guides d'ondes standard de 1 à 220 GHz. La Figure I-26 montre quelques-uns des composants standards des guides d'ondes rectangulaires qui sont disponibles.




Figure I- 26: Composants standards des guides d'ondes rectangulaires Ka-band (WR-28) [56]

A la différence des guides d'ondes planaires où un courant électrique peut être véhiculé sous sa forme ondulatoire sur la ligne de transmission, l'onde hyperfréquence dans un guide d'ondes volumique est transmise par les champs électromagnétiques \vec{E} et \vec{H} . Par conséquent, l'étude de la propagation dans un guide d'onde consiste à étudier la propagation des champs \vec{E} et \vec{H} à l'intérieur du guide.

Les atténuateurs volumiques de guides d'ondes fonctionnent principalement dans toute la largeur de bande de guides d'ondes utilisable. Pour atténuer une onde propagée dans un guide d'onde, on influence soit le champ électrique, soit le champ magnétique, voire les deux. A titre d'exemple, une carte résistive insérée dans le guide d'ondes parallèlement au champ E l'atténue. Une autre technique utilise des murs à pertes qui influencent le courant dans la paroi du guide d'ondes. La plupart de ces atténuateurs ne sont pas invariants en phase [56].

Avant de présenter les techniques de réalisation des atténuateurs de puissance dans les guides d'ondes volumiques, il est nécessaire de faire une présentation de l'analyse des champs électromagnétiques véhiculés dans les guides d'ondes. Cette analyse permettra par la suite de comprendre les techniques utilisées pour concevoir et fabriquer des limiteurs de puissance.

I.6.1 Mode de transmission dans les guides d'ondes volumiques

En appliquant une analyse théorique sur les équations de Maxwell [27], il est prouvé qu'il y a trois modes de propagation d'ondes. Il s'agit des ondes électromagnétiques transverses (TEM), des ondes électriques transverses (TE) et des ondes magnétiques transverses (TM) [4], [27]. En tenant compte des conditions aux frontières du guide, les ondes TE et TM sont les types d'ondes

fondamentales qui peuvent exister dans les guides d'ondes volumiques [27]. Les ondes TEM peuvent exister uniquement lorsque deux conducteurs sont présents [4]. L'étude des composants de l'onde électromagnétique se base sur la décomposition des équations de Maxwell sur les trois axes (x, y, z) du guide. On se limite à présenter les résultats pertinents pour notre projet de recherche en se référant si nécessaire aux références [4], [27].

Dans la suite de cette section on considère le guide d'onde rectangulaire de la figure I-27 pour étudier la propagation du mode TE et TM.




Figure I- 27: Géométrie d'un guide d'onde rectangulaire [27]

Nous supposons des champs harmoniques dans le temps avec une dépendance de $j\omega t$ et une propagation d'onde le long de l'axe z . Les champs électriques et magnétiques peuvent alors être décomposés comme :

$$\vec{E}(x, y, z) = [\vec{e}(x, y) + \vec{e}_z(x, y)]e^{-j\beta z} \quad (\text{I-35})$$

$$\vec{H}(x, y, z) = [\vec{h}(x, y) + \vec{h}_z(x, y)]e^{-j\beta z} \quad (\text{I-36})$$

Avec :

$\vec{e}(x, y)$ et $\vec{h}(x, y)$ représentent les champs électriques magnétiques transversaux

$\vec{e}_z(x, y)$ et $\vec{h}_z(x, y)$ représentent les champs électriques et magnétiques dans le sens de propagation de l'onde. Les relations entre \vec{E} et \vec{H} sont données par les équations de Maxwell dans un milieu vide :

$$\vec{\nabla} \times \vec{E} = -j\omega\mu\vec{H} \quad (\text{I-37})$$

$$\vec{\nabla} \times \vec{H} = -j\omega\varepsilon\vec{E} \quad (\text{I-38})$$

En tenant compte des relations (I-35) et (I-36), les équations (I-37) et (I-38) peuvent se présenter sous les formats suivants :

$$\frac{\partial E_z}{\partial x} + j\beta E_y = -j\omega\mu H_x \quad (\text{I-39})$$

$$\frac{\partial E_z}{\partial x} + j\beta E_x = j\omega\mu H_y \quad (\text{I-40})$$

$$\frac{\partial E_y}{\partial x} - \frac{\partial E_x}{\partial y} = -j\omega\mu H_z \quad (\text{I-41})$$

$$\frac{\partial H_z}{\partial y} + j\beta H_y = j\omega\epsilon E_x \quad (\text{I-42})$$

$$\frac{\partial H_z}{\partial x} + j\beta H_x = -j\omega\epsilon E_y \quad (\text{I-43})$$

$$\frac{\partial H_y}{\partial x} - \frac{\partial H_x}{\partial y} = -j\omega\epsilon E_z \quad (\text{I-44})$$

Mode de propagation TE

Dans ce mode, la composante E_z est nulle tandis que la composante de H_z doit respecter l'équations réduite [4] :

$$\left(\frac{\partial^2}{\partial x^2} + \frac{\partial^2}{\partial y^2} + k_c^2 \right) h_z(x, y) = 0 \quad (\text{I-45})$$

où $k_c = \sqrt{k^2 - \beta^2}$ est le nombre d'onde.

Pour résoudre l'équation (I-45), on suppose que $h_z(x, y)$ peut être écrit sous la forme de multiplication de deux fonctions $f(x)$ et $g(y)$ qui ne dépendent séparément que de x et de y .
 $h_z(x, y) = f(x)g(y)$

Par conséquent l'équation (I-45) peut être réduite à :

$$g(y) \frac{\partial^2 f(x)}{\partial x^2} + f(x) \frac{\partial^2 g(y)}{\partial y^2} + k_c^2 f(x)g(x) = 0 \quad (\text{I-46})$$

Soit:

$$g \frac{\partial^2 f(x)}{f(x) \partial x^2} + \frac{\partial^2 g(y)}{g(y) \partial y^2} + k_c^2 = 0 \quad (\text{I-47})$$

Si on pose $k_c^2 = k_x^2 + k_y^2$, l'équation (I-47) ne peut être vraie pour tout x et y que si :

$$\frac{\partial^2 f(x)}{f(x)\partial x^2} + k_x^2 = 0 \quad (\text{I-48})$$

$$\frac{\partial^2 g(y)}{g(y)\partial y^2} + k_y^2 = 0 \quad (\text{I-49})$$

La solution différentielle des équations (I-48) et (I-49) est donnée par la solution générale :

$$h_z(x, y) = (A \cos k_x x + B \sin k_x x)(C \cos k_y y + D \sin k_y y) \quad (\text{I-50})$$

La détermination des constantes A, B, C et D est possible en appliquant l'équation (I-50) aux frontières du rectangle (aux points $(x,y)=(a,y)$ et $(x,y)=(x,b)$ de la figure I-27). Les conditions de frontière imposent $H_z(a,y)=0$ et $H_z(x,b)=0$.

Ce qui donne la solution de H_z sous la forme suivante :

$$H_z(x, y, z) = A_{mn} \cos\left(\frac{m\pi x}{a}\right) \cos\left(\frac{n\pi y}{b}\right) e^{-j\beta z} \quad (\text{I-51})$$

Avec :

- A_{mn} est une amplitude arbitraire résultante des calculs des constantes A et C de l'équation (I-50)
- m et n des entiers (0, 1, 2...) tel que m et n sont non nuls.
- Les nombres k_x et k_y sont définis par $\frac{m\pi}{a}$ et $\frac{n\pi}{b}$ respectivement. Par conséquent le nombre d'onde k_c respecte l'équation suivante $k_c^2 = k_x^2 + k_y^2 = \left(\frac{m\pi}{a}\right)^2 + \left(\frac{n\pi}{b}\right)^2$

La constante de propagation s'écrira sous la forme :

$$\beta = \sqrt{k^2 - k_c^2} = \sqrt{\omega^2 \mu \varepsilon - \left(\left(\frac{m\pi}{a}\right)^2 + \left(\frac{n\pi}{b}\right)^2\right)} \quad (\text{I-52})$$

Pour avoir une propagation de l'onde (pas d'atténuation), la constante de propagation doit être un réel. Cette condition sera réalisée si l'inégalité suivante est respectée :

$$\omega^2 \mu \varepsilon - \left(\left(\frac{m\pi}{a}\right)^2 + \left(\frac{n\pi}{b}\right)^2\right) > 0 \quad (\text{I-53})$$

Par conséquent la fréquence de l'onde $f(=\frac{\omega}{2\pi})$ doit être supérieure à une fréquence de coupure $f_{c,mn}$ pour chaque mode de propagation :

$$f_{c,mn} = \frac{\sqrt{\left(\frac{m\pi}{a}\right)^2 + \left(\frac{n\pi}{b}\right)^2}}{2\pi\sqrt{\mu\varepsilon}} \quad (\text{I-54})$$

Les composantes de champs transversaux du mode TE_{mn} sont exprimées en appliquant les équations décomposées (I-39) à (I-44) [4].

I.6.2 Impédance du guide d'ondes et coefficient de réflexion

Pour obtenir le transfert de puissance optimal entre un guide d'ondes et sa source ou sa charge, l'impédance des deux éléments à la jonction doit être la même.

L'impédance de l'onde est définie par le rapport entre le champ électrique et le champs magnétique transverse[4]. Pour une onde TE, l'impédance de l'onde est :

$$Z_{TE} = \frac{E_x}{H_y} = -\frac{E_y}{H_x} = \frac{\omega\mu}{\beta} \quad (\text{I-55})$$

Lorsque l'impédance du guide d'ondes n'est pas exactement adaptée à la charge, il en résulte des ondes stationnaires, et toute la puissance n'est pas transférée. De même, lorsqu'une source fournit de l'énergie au guide d'onde et qu'il y a une inadéquation de l'impédance, il n'est pas possible de transférer toute la puissance disponible.

Pour surmonter l'inadéquation, il est nécessaire d'utiliser des techniques d'adaptation de l'impédance dans les guides d'ondes.

I.6.3 Atténuateur volumique fixe.

L'atténuateur de volets de guide d'ondes (Figure I-28(a)) et l'atténuateur à paillettes latérales (Figure I-28b) [44] sont très populaires.

L'atténuateur à volet repose sur une carte résistive insérée au centre du guide d'ondes parallèlement au champ E. D'autant plus que la carte est plongée dans le guide d'ondes, autant le champ E est affaibli et donc l'atténuation augmente. Une forme de carte lisse est choisie pour minimiser la réflexion provoquée par la discontinuité.

L'atténuateur latéral (Figure I-28(b)) influence le champ E de la même manière que l'atténuateur à volet. La paillette est toujours complètement à l'intérieur du guide d'ondes, mais elle utilise le fait que le champ E varie le long du côté large. Pour le mode TE₁₀ le plus répandu, le champ E est égal à zéro sur le flanc et à son maximum au centre du guide d'onde. Par conséquent, la position de la carte résistive définit la valeur d'atténuation. Une forme lisse minimise la réflexion de la discontinuité.




Figure I- 28: (a) Principe d'un atténuateur à volet (b)Principe d'un atténuateur à paillettes latérales [44]

Il existe plusieurs structures d'atténuateurs à paroi dissipative [44]. Une version est montrée à la figure I-29 [44]. La section 2 avec des fentes équidistantes remplies d'un matériau avec pertes contrôle l'atténuation. Les sections 1 et 3 sont configurées pour minimiser la réflexion due à la discontinuité dans la paroi. Pour que l'atténuateur à paroi dissipative résiste à une puissance élevée, la chaleur dissipée doit être transférée à un système de refroidissement.




Figure I- 29: Atténuateur à paroi dissipative[44]

I.6.4 Atténuateur du guide d'ondes variable

I.6.4.1 Atténuateur des volets et des paillettes latérales.

En ajoutant un mécanisme qui modifie la position de la carte résistive, l'atténuateur des volets et des paillettes latérales est facilement transformé en un atténuateur variable. Il est souvent utilisé comme atténuateur réglable.

I.6.4.2 Atténuateur à vannes rotatives.

L'atténuateur à vannes rotatives a été inventé au début des années 1950 par E. A. N. Whitebread (Elliot H. Brothers, Londres) et A. E. Bowen (Bell Telephone Laboratories) [44]–[46]. Il a été proposé et développé en tant qu'atténuateur de guide d'ondes de précision. L'atténuateur à vannes rotatives est constitué de trois sections de guide d'ondes qui ont un film résistif recouvert à travers le guide d'ondes. La figure I-30 illustre le principe d'un atténuateur à ailettes rotatives. La section médiane a une section transversale circulaire et peut être tournée par rapport aux deux sections d'extrémité fixe.




Figure I- 30: Atténuateur à Vane rotative [44]

Le champ électrique est perpendiculaire à tous les films résistifs lorsque les films sont alignés. Dans ce cas, aucun courant ne circule dans le film résistif et aucune atténuation ne se produit. Si la partie centrale est tournée d'un angle θ , les composantes $E \cdot \sin(\theta)$ produisent un courant circulant dans le film résistif. Par absorption de ce courant, l'atténuation résultante est donnée par[44]–[46]:

$$A(dB) = 40 \log(\cos \theta) + A_0 \quad (I-56)$$

Avec A_0 est l'atténuation de référence (i.e. lorsque la section rotative est alignée avec les sections fixes).

L'atténuateur à vannes rotatives présente les avantages suivants [44], [45]:

- L'atténuation est presque indépendante de la fréquence.

- Le déphasage est très petit. Les variations de phase sont inférieures à 1° jusqu'à 40 dB d'atténuation.
- Les VSWR d'entrée et de sortie sont très faibles dans toutes les conditions.
- L'atténuation n'est pas sensible au film résistif tant qu'elle est suffisamment élevée.
- L'atténuation n'est pas sensible aux changements de température.

I.6.5 Atténuateurs présentés par les constructeurs

Sur le marché des équipements micro-onde, les atténuateurs sur guide d'ondes sont toujours proposés selon les quatre types: fixe, réglage par niveau, lecture directe et programmable. Ces atténuateurs se basent sur les techniques de plaque résistive insérée dans le plan E et sur la vanne rotative pour le cas des atténuateurs variables.

Ci-dessous trois exemples illustratifs d'atténuateurs proposés par la société SAGE millimeter inc et la société L3-Narda ATM sur leur site internet [47], [48]:



Atténuateur vanne rotative résistive

Modèle: STA-60-05-D1

Fréquence: 140 to 220 GHz

Perte d'insertion 4dB

Atténuation jusqu'à 60dB



Atténuateur Fixe (Résistive dans le plan E)

Modèle: STA-03-10-F1-C-1.2

Fréquence: 75 à 110 GHz,

Atténuation 3 dB (92.5 GHz)

Type de guide d'ondes WR-10

Figure I- 31: Exemple d'atténuateurs commerciaux fournis par SAGE Millimeter inc [47]




Figure I- 32: Atténuateurs variables proposés par la société L3 Narda ATM [48]

I.7 Structures récentes :

Les années 2000 à nos jours ont été témoins d'un intérêt soutenu pour les atténuateurs à base de diodes p-i-n [29], [39], [49] et d'une demande croissante d'intégration. En particulier, les avancées de la technologie CMOS sont utilisées comme base pour le développement d'atténuateurs RF [34], [50], [51].

La dernière décennie a connu un nombre important de publication sur les atténuateurs à base de la technologie CMOS avec une insistance sur l'optimisation de certaines caractéristiques des atténuateurs, notamment l'insertion de déphasage [34], [37], [52], [53], le nombre des pas d'atténuations (x-bit) [35], [52]–[55] pour les atténuateurs numériques, et ceux pour différentes bandes fréquentielles. En plus des technologies CMOS, L'utilisation des semi-conducteurs a aussi été reportée dans des articles sur les atténuateurs à base des diodes PIN [56]–[58], de Varicaps [40]–[42], [59], des transistors FET [38].

L'usage des matériaux spéciaux comme le Graphène [60]–[64], d'oxyde de vanadium [65], [66] et de résistance à base de Tantalum de Nitride [67] a fait l'objet d'exploration pour proposer des solutions d'atténuateurs. D'autres chercheurs ont exploré les capacités des composants RF MEMS [68]–[71] à réaliser des atténuateurs variables planaires et volumiques.

Dans la suite de cette section, des exemples illustratifs des solutions proposées dans des publications internationales entre 2010 et 2018 seront présentés :

I.7.1 Technologie CMOS

Comme décrit précédemment, la technologie CMOS a été la base de plusieurs propositions pour réaliser les atténuateurs. Chaque solution proposée clame l'optimisation de certains paramètres particuliers de l'atténuateur comme les pas d'atténuation pour les atténuateurs discrets, l'insertion de phase ou la largeur de la bande de fonctionnement de la diode.

Dans la suite de cette section, deux solutions typiques seront présentées pour illustration. la première solution proposée est un atténuateur numérique 6-Bit construit sur un 0.13 μm SiGe BiCMOS [22]. La deuxième solution proposée pour illustration est une solution atténuateur numérique discrète 5-bit (32 états) implémentée avec la technologie CMOS 0.18- μm [35].

I.7.2 Solution à base BiCMOS SiGe

Dans cet article, l'atténuateur proposé se base sur un procédé BiCMOS SiGe de 0,13 μm , avec une surface occupée approximative de $1,92 \times 0,4 \text{ mm}^2$. C'est un atténuateur numérique discret à 6 bits (64 états), avec une atténuation maximale de 31,5 dB et des incréments de 0,5 dB qui présentent une faible variation de phase grâce à un circuit de compensation de phase. La conception de l'atténuateur proposée comprend six modules d'atténuation avec une atténuation pondérée de 0,5, 1, 2, 4, 8 et 16 dB. La configuration T-Bridged est utilisée pour les bits d'atténuation inférieurs, à savoir 0,5, 1, 2 et 4 dB, tandis que la topologie π est utilisée pour les bits d'atténuation 8 et 16 dB. La figure I-33 présente les deux structures proposées.

Le circuit de compensation de phase consiste en un réseau de correction de phase passe-bas du 2^{ème} ordre, empilé en parallèle sur la structure π/T commutée de chaque module d'atténuation.

Un atténuateur doté d'un réseau à compensation de phase présente une erreur d'amplitude quadratique moyenne (RMS) inférieure à 0,43 dB et un écart de phase d'insertion RMS variant de 1,6 ° à 4,2 ° sur 20-24 GHz.




Figure I- 33: circuits atténuateurs biCMOS (a) structure T-bridge (b) structure en PI [22]

Les 6 atténuateurs sont connectés en série avec des circuits d'adaptation d'impédance de type LC. La figure I-34 présente l'assemblage de l'atténuateur et la Figure I-35 présente l'atténuateur fabriqué.




Figure I- 34: Empilement de 6 atténuateurs




Figure I- 35: Micrographie des 6 atténuateurs BiCMOS [22]

I.7.3 Solution à base de CMOS 0.18- μm

Zhang et al. propose, dans un article publié en 2014 [35], un atténuateur numérique 5-bit. L'atténuateur proposé est basé sur des atténuateurs de topologie π et T-bridged couplés à des commutateurs NMOS et mis en œuvre avec la technologie CMOS de 0,18 μm . L'atténuateur est contrôlé avec un signal numérique à 5 bits pour atteindre la plage d'amplitude d'atténuation maximale de 0 à 31 dB avec une augmentation de 1 dB sur une plage de fréquence entre 3 à 22 GHz. Les erreurs d'amplitude quadratique moyenne (RMS) pour chacun des 32 états sont inférieures à 0,53 dB et la phase d'insertion RMS est inférieure à 6,3° entre 3 et 22 GHz. L'affaiblissement d'insertion est compris entre 5,5 et 13 dB et l'entrée P1 dB est de 18,4 dBm à 12,5 GHz.

La figure I-36 présente les modules de l'atténuateur proposé. Le circuit est composé de 3 modules T-bridged assurant les atténuations 1, 2 et 4 dB et de 2 modules de topologie en PI assurant les atténuations 4 et 16 dB. L'atténuateur peut être commandé par un signal numérique à 5 bits, chaque bit pouvant commuter indépendamment un module d'atténuation. La figure I-37 illustre l'empilement de ces atténuateurs.




Figure I- 36: Topologies des modules d'atténuation [35]




Figure I- 37: Empilement des 5 atténuateurs [35]

L'atténuateur proposé est implémenté dans le processus CMOS SBC18H2 0,18 μm de « Jazz Semiconductor ». La simulation est réalisée à l'aide de l'outil « Cadence Virtuoso » et le logiciel Agilent Advanced Design System version 2009U1. Pour obtenir des résultats de simulation plus précis, la simulation EM est mise en œuvre avec le logiciel de simulation Sonnet. Les impédances d'entrée et de sortie de l'atténuateur proposé sont adaptées à 50 Ω .

La figure I-38 présente la simulation des différents niveaux d'atténuation et la figure I-39 présente la variation de la phase en fonction de la fréquence pour différents niveaux d'atténuation. Sur toute la plage de fréquence de 3 à 22 GHz, l'atténuation présente une caractéristique plate. Toutefois au-delà de 16 GHz, la variation de la phase augmente sensiblement en fonction de l'atténuation.




Figure I- 38: Simulation des niveaux d'atténuation




Figure I- 39: Simulation de la variation de la phase

I.7.4 Atténuateur variable à base de Graphène

Le Graphène est un cristal de carbone bidimensionnel d'un atome d'épaisseur, constitué de nombreuses feuilles de Graphène empilées en une pile, ou de nanotubes de carbone, formées à partir d'une ou plusieurs couches de Graphène enroulées [63]. La figure I-40 illustre la structure atomique du Graphène monocouche. Les propriétés mécaniques, électroniques et optiques extraordinaires [64], [72]–[75] du Graphène ont déclenché un effort massif dans la caractérisation théorique et expérimentale de ce nouveau matériau[60].




Figure I- 40: Structure atomique du Graphène

En plus du Graphène monocouche à deux dimensions, une attention de plus en plus grande est portée, comme en témoigne le très grand nombre de publications [76]–[80], sur le Graphène multicouche (Few Layer Graphène : FLG), un nouveau matériau prometteur pour les applications électroniques.

En raison de ses propriétés exceptionnelles, le Graphène est utilisé dans la nanoélectronique RF[81]–[83] pour réaliser de nouveaux dispositifs à grande vitesse tels que les FET[84], les multiplicateurs de fréquence[85], les cellules solaires transparentes[86], les méta-matériaux[87]. Néanmoins, l'application du Graphène dans les dispositifs et antennes à guidage

passif, des micro-ondes n'a commencé que récemment[88], [89]. Ceci est principalement dû au fait que de telles structures nécessitent des tailles électriques de l'ordre de la longueur d'onde électromagnétique, alors que la taille des premiers échantillons de Graphène disponibles était beaucoup plus petite [60]. Cependant, le dépôt chimique en phase vapeur de Graphène (CVD) permet actuellement d'obtenir des échantillons allant jusqu'à plusieurs centimètres, ce qui a accru l'intérêt de la recherche pour la réalisation de dispositifs passifs dans les applications hyperfréquences[90].

Dans cette tendance d'exploration des possibilités offertes par ce matériau, l'utilisation du Graphène multicouche pour la mise en œuvre des atténuateurs a été reportée dans plusieurs publications depuis 2014 [60]–[62], [91]–[93]. Les atténuateurs sont mis en œuvre sur des structures planaires et volumiques. Ses atténuateurs exploitent la possibilité de contrôler la résistance de Graphène multicouche en appliquant une tension sur la couche du Graphène[63].

Pour illustrer une structure d'atténuateurs planaire, on prend un exemple d'atténuateur planaire basé sur une mince couche de Graphène multicouche (FLG) [60]. L'atténuateur proposé dans [60] fonctionne sur la bande de fréquence 1GHz à 20 GHz.

Le circuit consiste en une ligne microruban de 50Ω avec un gap dans lequel se trouve le FLG (Figure I-41). Deux Tés de polarisation sont utilisés pour polariser correctement le Graphène avec la tension souhaitée sur le gap. En modifiant la valeur de la tension de polarisation appliquée au Graphène, la conductivité de surface du Graphène peut être modifiée et, en conséquence, la perte d'insertion de l'atténuateur à microruban peut être réglée électroniquement.




Figure I- 41: Atténuateur microruban à base de couche de Graphène [60]

Dans des travaux antérieurs [18]-[21], l'application potentielle du Graphène à la mise en œuvre de composants microruban accordables n'a été étudiée que de manière théorique. En particulier, [18] décrit la conception d'un atténuateur microruban variable à base de Graphène, fonctionnant à 5 GHz avec une largeur de bande d'environ 1 GHz.

Après réalisation du circuit, les résultats de mesure montrent que la perte d'insertion mesurée à 10 GHz par rapport à la tension de polarisation V_{dc} ne change pas de manière significative pour les faibles valeurs de tension continue et diminue rapidement pour une tension $V_{dc} > 2V$. La tension V_{dc} maximale utilisable est de 5,5 V, car des valeurs élevées entraînent un endommagement permanent de l'atténuateur, en raison du courant important traversant la couche de Graphène.

En conclusion, l'atténuation du circuit augmente avec la tension de polarisation appliquée entre 2V et 5.5 V. Toutefois, cette atténuation n'est pas plate sur toute la bande de fréquence 0-20GHz car la perte d'insertion augmente avec la fréquence. La figure I-42 illustre les mesures de l'atténuation en fonction de la tension de polarisation sur la plage de fréquence 0-20GHz.




Figure I- 42: la perte d'insertion en fonction de la tension et de fréquence [60]

I.7.5 Atténuateur variable à base des semi-conducteurs PIN, Varicap et FET

I.7.5.1 Atténuateur à base de diode PIN

I.7.5.1.a) Structure 1

L'exemple d'atténuateur présenté ci-dessous est issue d'une communication article de conférence présentée par Shireesha [58]. Il s'agit d'un atténuateur planaire construit sur un coupleur quadratique 3dB. Le schéma du circuit est présenté sur la figure I-43.




Figure I- 43: (a) Topologie de l'atténuateur proposé (b) Photo de l'atténuateur réalisé

Le circuit est optimisé pour la bande de fréquence 9.1 à 9.6 GHz et utilise des diodes PIN « Aeroflex Metlics ». Les résultats de mesure, présentés sur la figure I-44, montrent une atténuation plate dynamique entre 2.5 dB et 29 dB.




Figure I- 44: Perte d'insertion de l'atténuateur à double coupleurs 3dB

I.7.5.1.b) Structure 2

La deuxième solution présentée dans [57] est un atténuateur variable réfléchif fonctionnant à 61 GHz. L'atténuateur comprend un coupleur hybride à 3 dB et deux charges réfléchives réalisées avec des diodes PIN. En outre, un réseau d'adaptation à faible perte d'insertion est conçu pour obtenir des performances RF optimales.

La figure I-45 présente l'atténuateur proposé avec un seul étage. Vu la fréquence élevée et pour optimiser ce circuit, les RF Choke et DC Block sont réalisés par des structures planaires comme présentés dans la figure I-46.




Figure I- 45: Atténuateur réfléchif à un seul étage [57]




Figure I- 46: (a) DC Feed (b) DC Block [57]

Un matériau de substrat RO3003 de Rogers Corporation a été utilisé pour la fabrication des circuits. Le matériau RO3003 présente de bonnes performances jusqu'à 110 GHz. La permittivité relative a été déterminée dans la gamme de 3,05 à 3,1 dans la bande de fréquence ISM désignée. Néanmoins, la perte de ligne dans la gamme des 61 GHz est beaucoup plus élevée que pour les fréquences plus basses. Cette perte de ligne est principalement due à l'effet de peau et à la relation réelle entre la conductivité et la rugosité de la surface de la ligne de transmission comme expliqué dans [94], [95]. La Figure I-47 montre la perte de réflexion $|S_{11}|$ et la perte de transmission $|S_{21}|$ de la ligne de référence avec le réseau de polarisation.




Figure I- 47: Les valeurs des paramètres S de circuit de référence et le réseau de polarisation[57]

L'évaluation des performances du circuit proposé montre que :

- La réflexion du circuit reste approximativement stable lorsque l'atténuation varie entre sa valeur minimale et sa valeur maximale (Figure I-48(a)).
- L'atténuation varie entre 10 et 32 dB (soit 22dB d'atténuation) avec une meilleure performance enregistrée sur la fréquence centrale de 61 GHz (Figure I-48(b)).
- La linéarité de la phase en fonction du niveau d'atténuation est observée pour des niveaux d'atténuation inférieurs à 15dB (Figure I-49).

En conclusion, le circuit présente des résultats mitigés pour être une solution viable d'une application industrielle.





Figure I-49: Variation de la phase en fonction de l'atténuation [57]

1.7.5.2 Atténuateur à base de diode Varicap

Les solutions des atténuateurs à base de Varicap ont fait l'objet de plusieurs publications [40]–[42], [59].

Pour illustrer des structures utilisant des Varicap, deux structures sont présentées ci-dessous :

Structure 1 :

Le premier atténuateur à base de Varicap est publié en 2014 [42]. L'atténuation est accomplie par la combinaison d'un diviseur de puissance variable (avec des sorties antiphasées) et d'un combineur de puissance Wilkinson (figure I-50). Le premier dispositif (diviseur de puissance variable) divise le signal d'entrée en deux composantes antiphasées avec des amplitudes différentes (rapport de division de la tension). La variation de coefficient de diviseur de puissance est assurée par des diodes Varicap (Infineon: BB857) contrôlées par une tension continue. À la sortie du combineur de puissance, les deux signaux sont ajoutés avec l'inclusion d'un facteur de mise à l'échelle constant et d'un déphasage.




Figure I- 50:Schéma de base d'un atténuateur [42]

Principe de fonctionnement

Le diviseur de puissance asymétrique est un coupleur RATE RACE variable permet de scinder la puissance du signal incident en deux signaux antiphasés avec des amplitudes différentes sur les points B et C par un rapport de division k . En se basant sur l'étude effectuée dans [96], les coefficients de transmission (paramètres [S]) du diviseur de puissance, évalués à la fréquence centrale de fonctionnement, peuvent être exprimés par:

$$S_{BA} = \frac{k}{\sqrt{1+k^2}} e^{-j\phi} \quad (\text{I-57})$$

$$S_{CA} = \frac{1}{\sqrt{1+k^2}} e^{-j(\phi+\pi)} \quad (\text{I-58})$$

A la sortie du combineur Wilkinson, le paramètre S_{21} s'exprime par :

$$S_{21} = \frac{e^{-\frac{j\pi}{2}}}{\sqrt{2}} S_{BA} + \frac{e^{-\frac{j\pi}{2}}}{\sqrt{2}} S_{CA} = \frac{k-1}{\sqrt{2(1+k^2)}} e^{-j(\phi+\pi/2)} \quad (\text{I-59})$$

En conséquence, le taux d'atténuation ($20 \log(1/|S_{21}|)$) sera en fonction de k comme suit :

- Infini, lorsque $k=1$
- Minimal, lorsque $k=0$, dans ce cas le niveau d'atténuation minimale est 3dB

La figure I-51(a) montre le schéma de principe de la conception proposée avec un circuit de polarisation ainsi que la photo du circuit réalisé (figure I-51(b)). Il est principalement constitué de lignes de transmission et de diodes de contrôle de diviseur de puissance (à polarisation inverse).




Figure I- 51: Schéma et photo de l'atténuateur proposé dans [42] (a) schéma de principe et (b) circuit réalisé

Réalisation et Résultat

Pour la validation expérimentale, le dispositif proposé a été conçu, prototypé et caractérisé. Ce circuit a été fabriqué sur un substrat Duroid avec une constante diélectrique de 3,55 et une épaisseur de 0,813 mm.

Les mesures des paramètres [S] ont été effectuées à l'aide d'un analyseur de réseau (Agilent N5227 A) sur la plage de fréquences de 0,8 à 1,1 GHz.

Les résultats de mesure montrent que le circuit offre les avantages suivants : une consommation de courant continu nulle, une tension de commande unique et une large plage d'atténuation allant de 4 à 35 dB. La figure I-52 illustre la variation de l'atténuation en fonction de la tension de contrôle et en fonction de la fréquence.




Figure I- 52: Mesure de la variation de l'atténuation en fonction de la tension DC de contrôle et de la fréquence [42]

Ces performances permettent de valider le concept, toutefois la largeur de fréquence de 300 MHz au tour de 1 GHz est très limitée en comparaison avec les atténuateurs proposés dans la littérature scientifique.

Conclusion du chapitre

Dans ce chapitre, nous avons abordé dans un premier temps les différentes catégories des atténuateurs en fonction des usages et des technologies utilisées. Selon les applications, nous trouvons des atténuateurs fixes, variables, et discrets. Après une introduction sur les paramètres clés d'un atténuateur, nous avons présenté les trois topologies des atténuateurs à savoir la topologie en T, la topologie en PI et la topologie T-bridged. Nous avons étudié les caractéristiques électriques de chaque topologie.

Dans un deuxième temps, nous avons décrit les composants de base utilisés dans la fabrication des atténuateurs variables et discrets notamment les diodes PIN et les transistors MESFET.

Une partie de ce chapitre a été consacrée aux atténuateurs volumiques. Nous avons présenté les équations de base régissant la propagation électromagnétique dans un guide d'onde volumique. Cette étude permet de comprendre le principe de fonctionnement des solutions existantes pour fabriquer les atténuateurs volumiques.

A la fin de ce chapitre nous avons présenté les techniques actuelles mises en œuvre dans la fabrication des atténuateurs et nous avons présenté deux solutions pour optimiser la variation de la phase.

En se basant sur les publications les plus récentes, nous avons noté une tendance générale vers les atténuateurs discrets à base des technologies MMIC et des explorations de nouvelles solutions basées sur les matériaux spécifiques comme le Graphène.

La diversité des solutions proposées est justifiée par le besoin d'intégrer les atténuateurs avec les composants sensibles à protéger et à améliorer les performances des atténuateurs en termes de niveau d'atténuation fourni et de stabilité.

Les atténuateurs utilisant les diodes PIN supportent des niveaux d'atténuations élevés et permettent d'assurer jusqu'au 50 dB d'isolation grâce à la capacité de ces diodes à dissiper la puissance dans la zone intrinsèque.

Les transistors MESFET présentent les mêmes avantages que les diodes PIN s'ils sont utilisés en mode linéaire. Mais, ils nécessitent des circuits d'alimentation contrôlés pour assurer le fonctionnement en mode linéaire.

Les transistors en mode commutation (ON/OFF) sont généralement adaptés pour les atténuateurs numériques où les valeurs d'atténuation sont discrètes.

Les atténuateurs réfléchissants permettent d'utiliser des composants moins robustes en dissipation de puissance comme les Varicaps. Pour éviter les réflexions vers la source, ces types d'atténuateurs sont associés avec des coupleurs afin d'isoler la source.

Les technologies à base de circuits monolithiques et les technologies à base de structures volumiques présentent de bonnes performances en termes de bande passante (environ 10 GHz) et de la plage d'atténuation possible (jusqu'à 32 dB). Toutefois ces technologies ne sont pas adaptées pour des structures planaires répandues dans l'industrie de l'électronique.

La réalisation des atténuateurs hyperfréquences en technologie planaire se base essentiellement sur les coupleurs afin d'assurer l'adaptation de l'atténuateur sur sa plage dynamique d'atténuation. Toutefois, l'usage de ces coupleurs limite la bande passante possible.

Chapitre II
Etude et conception des
atténuateurs micro-onde en
technologie planaire

Introduction

Dans ce chapitre, nous allons présenter les démarches à suivre pour la modélisation des atténuateurs. Cette démarche sera appliquée dans l'étude et la conception des circuits atténuateurs en technologie planaire.

II.1 Conception des atténuateurs à base des éléments localisés

Dans cette section, nous présentons une démarche pour la conception et la validation des atténuateurs en forme de PI et en forme de T. Nous avons conçu et validé théoriquement des atténuateurs à base d'éléments localisés. Après calcul des paramètres des atténuateurs nous avons validé l'étude théorique par une simulation par le logiciel ADS.

Pour chaque circuit, nous étudions deux cas:

- Circuit formé de résistances pures
- Circuit formé de circuit équivalent des composants actifs. Nous présentons une illustration détaillée pour un circuit formé d'une diode PIN à titre d'illustration.

II.1.1 Circuit en PI

Pour un circuit en PI formé de trois impédances, comme illustré dans la figure II-1, la matrice ABCD pourra être écrite comme suit

$$ABCD = \begin{bmatrix} 1 + \frac{Z1}{Z3} & Z1 \\ \frac{1}{Z2} + \frac{1}{Z3} + \frac{Z1}{Z2Z3} & 1 + \frac{Z1}{Z2} \end{bmatrix} \quad (II-1)$$




Figure II-1. Atténuateurs en forme de PI à base d'éléments localisés

Pour éviter de gérer des fractions dans les formules on opte pour les expressions suivantes : $Y_n = 1/Z_n$ (pour $n=0,1,2$ et 3).

Une autre simplification est de considérer le circuit atténuateur symétrique et réciproque. $Z2=Z3$.

La conversion de la matrice ABCD en paramètres S donne :

$$S_{21} = \frac{2}{A + BY_0 + cZ_0 + D} = \frac{2}{1 + Y_3Z_1 + Z_1Y_0 + Z_0(Y_2 + Y_3 + Y_2Y_3Z_1) + 1 + Y_2Z_1} \quad (\text{II- 2})$$

Soit

$$\frac{1}{S_{21}} = 1 + Z_0Y_2 + \frac{1}{2}Z_1(Y_0 + Y_2^2Z_0 + 2Y_2) \quad (\text{II- 3})$$

La conversion en S11 est donnée par la formule suivante :

$$S_{11} = \frac{A + BY_0 - cZ_0 - D}{A + BY_0 + cZ_0 + D} \quad (\text{II- 4})$$

Pour avoir une adaptation côté source, nous devons avoir un taux de réflexion nul, soit $S_{11}=0$. Cette condition peut être obtenue si Z_0 est choisi pour avoir $A + BY_0 - cZ_0 - D = 0$.

En considérant un circuit symétrique, $A=D$ et $A^2-BC=1$, la résolution de l'équation « $S_{11}=0$ » permet de retrouver l'impédance caractéristique du circuit Z_c comme suit :

$$Z_c^2 = \frac{B}{C} = \frac{1}{2Y_1Y_2 + Y_2^2} \quad (\text{II-5})$$

Pour un circuit symétrique en forme de PI, le taux de réflexion s'écrit :

$$S_{11} = \frac{1 + Z_1Y_2 + Z_1Y_0 - (2Y_2 + Y_2^2Z_1)Z_0 - 1 - Z_1Y_2}{1 + 2Z_1Y_2 + Z_1Y_0 + (2Y_2 + Y_2^2Z_1)Z_0} \quad (\text{II-6})$$

Soit

$$S_{11} = \frac{Z_1(Y_0 - Y_2^2Z_0) - 2Y_2Z_0}{2 + Z_1(2Y_2 + Y_0 + Y_2^2Z_0) + 2Y_2Z_0} \quad (\text{II-7})$$

Lorsque Z_1 tend vers l'infini, le taux de réflexion tend vers la valeur :

$$S_{11} = \frac{Y_0 - Y_2^2Z_0}{2Y_2 + Y_0 + Y_2^2Z_0} \quad (\text{II-8})$$

Sur le tableau, ci-dessous, nous présentons un exemple d'atténuateur résistif en forme de PI, avec les paramètres de réflexion et d'atténuation calculés par les formules exprimées dans les équations (II-3) et (II-7).

On constate à partir de ce tableau que le circuit est adapté pour les valeurs de $(R_1, R_2, R_3) = (62.5, 100, 150)$. Pour ce triplet, le taux de réflexion est nul et l'atténuation est égale à 8.5 dB. Pour le reste des valeurs, le taux de réflexion reste inférieur à 15dB. La valeur limite du taux de réflexion est 9. en appliquant l'équation (II-8). L'atténuation varie de 3.6 dB à 10.7 dB pour la plage des résistances R_1 de 10 à 150 Ω .

Tableau II- 1. Paramètres de réflexion et d'atténuation d'un atténuateur PI

R1 en Ω	10	20	30	40	50	62,5	70	80	90	100
R2 en Ω	150	100	100	100	100	100	100	100	100	100
R3 en Ω	150	150	150	150	150	150	150	150	150	150
A	1,07	1,13	1,20	1,27	1,33	1,42	1,47	1,53	1,60	1,67
B	10	20	30	40	50	62,5	70	80	90	100
C	0,01	0,02	0,02	0,02	0,02	0,02	0,02	0,02	0,02	0,02
D	1,07	1,2	1,3	1,4	1,5	1,6	1,7	1,8	1,9	2
Zo en Ω	50	50	50	50	50	50	50	50	50	50
Zc en Ω	26,9	31,5	37,5	42,2	46	50	52,1	54,5	56,7	58,7
S21	0,7	0,6	0,5	0,5	0,4	0,4	0,4	0,3	0,3	0,3
S21(dB)	-3,6	-5,2	-6,1	-6,9	-7,7	-8,5	-9,0	-9,6	-10,1	-10,7
S11	-0,2	-0,2	-0,1	-0,1	0,0	0,0	0,0	0,0	0,1	0,1
S11(dB)	-15,8	-16,1	-19,4	-23,4	-29,2	-∞	-35,0	-28,3	-24,9	-22,7

La figure II-2 présente les valeurs de S21(dB) et S11(dB) calculé en fonction de R1, les valeurs de R2 et R3 sont fixes.




Figure II-2. Atténuation (S21) et Taux de réflexion (S11) calculés en fonction de R1

II.1.1.1 Variation de la phase en fonction de l'atténuation

Nous supposons que l'impédance série n'est pas une résistance pure. Par conséquent on peut écrire $Z1=R1+jX1$. Les autres impédances parallèles sont des résistances pures.

Le paramètre de transfert S21 s'exprime:

$$S_{21} = \frac{2}{2 + 2(Z_0 + R_1 + jX_1)Y_2 + (R_1 + jX_1)(Y_0 + Y_2^2 Z_0)} \quad (\text{II-9})$$

Soit après calcul:

$$S_{21} = \frac{2}{2 + 2Z_0 Y_2 + R_1(2Y_2 + Y_0 + Y_2^2 Z_0) + jX_1(2Y_2 + Y_0 + Y_2^2 Z_0)} \quad (\text{II-10})$$

Si on note la phase de S21 par φ la tangente de φ s'exprime :

$$\tan \varphi = \frac{X1(Yo + Y2^2Zo + 2Y2)}{2 + 2ZoY2 + R1(2Y2 + Yo + Y2^2Zo)} \quad (\text{II-11})$$

Soit la phase de S21 s'exprime en fonction des impédances mises en jeu :

$$\varphi = \tan^{-1} \frac{X1(Yo + Y2^2Zo + 2Y2)}{2 + 2ZoY2 + R1(2Y2 + Yo + Y2^2Zo)} \quad (\text{II-12})$$

On constate que la phase varie en fonction des valeurs des impédances composant l'atténuateur. Pour annuler ou réduire cette variation, la partie imaginaire de l'impédance série doit être compensée par une capacité ou une inductance.

II.1.1.2 Variation de l'atténuation en fonction des résistances série et shuntées

Dans l'étude de conception d'un atténuateur variable, il est important de choisir l'emplacement de la résistance variable dans le circuit atténuateur pour obtenir une meilleure plage d'atténuation fournie par le circuit. Ci-dessous une comparaison de l'impact d'une résistance série et d'une résistance parallèle sur la variation de l'atténuation.

Pour simplifier les calculs, on considère un circuit en forme de PI symétrique. Dans la figure II-1, on prend $Z2=Z3$. Dans ces conditions, la matrice ABCD se réduit à :

$$ABCD = \begin{bmatrix} 1 + \frac{Z1}{Z2} & Z1 \\ \frac{2Z2 + Z1}{Z2^2} & 1 + \frac{Z1}{Z2} \end{bmatrix} \quad (\text{II-13})$$

Nous prenons l'atténuation α telle que :

$$\alpha = \frac{1}{S21} = \frac{2A + \frac{B}{Zo} + CZo}{2} \quad (\text{II-14})$$

Après substitution des termes A, B et C dans l'équation (II-14), obtient

$$\alpha(Z1, Z2) = 1 + \frac{Z1}{Z2} + \frac{Z1}{2Zo} + Zo \left(\frac{2Z2 + Z1}{2Z2^2} \right) \quad (\text{II-15})$$

Pour évaluer le taux de variation de α en fonction de $Z1$ et $Z2$, on procède à la dérivation de α par rapport à $Z1$ et $Z2$.

$$\frac{\partial \alpha}{\partial Z1} = \frac{1}{Z2} + \frac{1}{2Zo} + \frac{Zo}{2Z2^2} \quad (\text{II-16})$$

$$\frac{\partial \alpha}{\partial Z1} = \frac{-1}{Z2^2} \left(1 + Zo + \frac{ZoZ1}{Z2} \right) \quad (\text{II-17})$$

A partir des équations (II-15), (II-16) et (II-17), on déduit que :

- L'atténuation est linéaire et croissante par rapport à Z_1 (Résistance série) avec une perte d'insertion minimale $I_L=1+Z_0/Z_2$.
- L'atténuation par rapport Z_2 est décroissante. Lorsque Z_2 (résistance parallèle) est très grande, le circuit présente une perte d'insertion $I_L=1+Z_1/2Z_0$. L'atténuateur est sensible lorsque les résistances parallèles sont très petites, par contre pour des résistances parallèles assez grandes devant Z_0 , l'atténuateur n'est sensible qu'à la résistance série.

II.1.1.3 Simulation d'un circuit atténuateur à base d'éléments localisés en PI

Dans cette section nous étudions la simulation par ADS pour deux circuits atténuateurs. Le premier circuit est un atténuateur PI à base des résistances pures et le deuxième circuit est un atténuateur PI où les résistances shuntées sont remplacées par le circuit équivalent d'une diode PIN.

II.1.1.4 Simulation d'un circuit résistif

Le but de cette simulation effectuée par le logiciel ADS est de calculer les valeurs clés d'un atténuateur résistif pur et de comparer les résultats obtenus avec les formules des équations de la section précédente.

La figure II-3(a) illustre le circuit atténuateur et les résultats de simulation par ADS des valeurs S_{11} (dB) et S_{21} (dB) pour différentes valeurs de la résistance R_1 .

Les résultats sont conformes à l'étude théorique. Le circuit permet de réaliser une atténuation continue de 3.6dB à 12dB. Au-delà, le circuit n'est pas très bien adapté ($S_{11}>-15$ dB). La figure II-3(b) montre aussi que le taux de réflexion est limité à moins de -10dB lorsque R_1 devient très grande.




Figure II-3. Atténuateur résistif et une simulation de l'atténuation en fonction de la résistance R_1

II.1.2 Circuit en T

Pour un circuit en topologie T formé de trois impédances, comme illustré dans la figure II-4, la matrice ABCD pourra être écrite comme suit :

$$\begin{bmatrix} 1 + \frac{Z2}{Z1} & Z2 + Z3 + \frac{Z2Z3}{Z1} \\ \frac{1}{Z1} & 1 + \frac{Z3}{Z1} \end{bmatrix} \quad (\text{II-18})$$




Figure II-4. Atténuateur en forme de PI à base des éléments localisés

La conversion de la matrice ABCD en paramètres S donne :

$$S_{21} = \frac{2}{A + BY_0 + cZ_0 + D} = \frac{2}{2 + \frac{Z2 + Z3}{Z1} + \frac{Z2 + Z3}{Z_0} + \frac{Z2Z3}{Z1Z_0} + \frac{Z_0}{Z1}} \quad (\text{II-19})$$

On prend $A=1/S_{21}$ et on obtient l'équation de l'atténuation :

$$A = \frac{1}{S_{21}} = 1 + \frac{Z2 + Z3}{2Z1} + \frac{Z2 + Z3}{2Z_0} + \frac{Z2Z3}{2Z1Z_0} + \frac{Z_0}{2Z1} \quad (\text{II-20})$$

Dans le cas d'un circuit symétrique $Z2=Z3$, et après simplification de l'équation (II-20), la valeur de l'atténuation :

$$A = 1 + \frac{Z2}{Z_0} + \frac{(Z_0 + Z2)^2}{2Z_0Z1} \quad (\text{II-21})$$

L'atténuation en décibel s'exprime par la formule suivante :

$$A(\text{dB}) = -20\log(A) = -20\log\left(1 + \frac{Z2}{Z_0} + \frac{(Z_0 + Z2)^2}{2Z_0Z1}\right) \quad (\text{II-22})$$

La conversion en S_{11} est donnée par la formule suivante :

$$S_{11} = \frac{A + BY_0 - cZ_0 - D}{A + BY_0 + cZ_0 + D} = \frac{\frac{2Z2}{Z_0} + \frac{Z2^2}{Z_0Z1} - \frac{Z_0}{Z1}}{2 + \frac{2Z2}{Z1} + \frac{2Z2}{Z_0} + \frac{Z2^2}{Z1Z_0} + \frac{Z_0}{Z1}} \quad (\text{II-23})$$

Soit après multiplication du numérateur et dénominateur de l'équation (II-23) par Z_0Z1 :

$$S_{11} = \frac{2Z_1Z_2 + Z_2^2 - Z_0^2}{2(Z_0Z_1 + Z_0Z_2 + Z_1Z_2) + Z_2^2 + Z_0^2} \quad (\text{II-24})$$

A partir de l'équation (II-24), on conclut que pour avoir un circuit adapté, $S_{11}=0$. L'équation suivante doit être satisfaite.

$$Z_0^2 = 2Z_1Z_2 + Z_2^2 = Z_c^2 \quad (\text{II-25})$$

Z_c représente l'impédance caractéristique présenté par le circuit symétrique en T.

Lorsque Z_1 varie entre 0 et l'infini, le taux de réflexion du circuit varie entre : $\frac{Z_2-Z_0}{Z_2+Z_0}$ et $\frac{Z_2}{Z_2+Z_0}$

Sur le tableau, ci-dessous, nous présentons un exemple d'atténuateur résistif en forme de T, avec les paramètres de réflexion et d'atténuation calculés par les formules exprimées dans les équations II-22 à II-24.

On constate à partir de ce tableau que le circuit est adapté pour les valeurs de $(R_1, R_2)=(52.5, 20)$. Pour ce couple, le taux de réflexion est nul et l'atténuation est égale à -7.4 dB. Pour le reste des valeurs, le taux de réflexion reste inférieur à -15dB. La valeur limite de taux de réflexion est -5.8dB en appliquant l'équation (II-24). L'atténuation varie de 4.7 dB à 11.7 dB pour la plage des résistances R_1 de 20 à 150 Ω .

Tableau II- 2. Paramètres de réflexion et atténuation d'un atténuateur résistif T

R1 (Ω)	20	30	40	50	52,5	60	70	80	90	100	110	120	130	140	150
R2 (Ω)	20	20	20	20	20	20	20	20	20	20	20	20	20	20	20
R3 (Ω)	20	20	20	20	20	20	20	20	20	20	20	20	20	20	20
A	2,0	1,7	1,5	1,4	1,4	1,3	1,3	1,3	1,2	1,2	1,2	1,2	1,2	1,1	1,1
B	60,0	53,3	50,0	48,0	47,6	46,7	45,7	45,0	44,4	44,0	43,6	43,3	43,1	42,9	42,7
C	0,05	0,03	0,03	0,02	0,02	0,02	0,01	0,01	0,01	0,01	0,01	0,01	0,01	0,01	0,01
D	2,0	1,7	1,5	1,4	1,4	1,3	1,3	1,3	1,2	1,2	1,2	1,2	1,2	1,1	1,1
Z_c^2	1200	1600	2000	2400	2500	2800	3200	3600	4000	4400	4800	5200	5600	6000	6400
Z_c (Ω)	34,6	40,0	44,7	49,0	50,0	52,9	56,6	60,0	63,2	66,3	69,3	72,1	74,8	77,5	80,0
Z_0 (Ω)	50	50	50	50	50	50	50	50	50	50	50	50	50	50	50
S21	0,3	0,3	0,4	0,4	0,4	0,5	0,5	0,5	0,5	0,5	0,5	0,6	0,6	0,6	0,6
S21 (dB)	-11,7	-9,6	-8,4	-7,5	-7,4	-6,9	-6,4	-6,1	-5,8	-5,5	-5,3	-5,1	-5,0	-4,9	-4,7
S11	-0,2	-0,1	0,0	0,0	0,0	0,0	0,0	0,1	0,1	0,1	0,1	0,1	0,1	0,1	0,2
S11 (dB)	-15,5	-20,1	-26,4	-41,5	$-\infty$	-32,9	-26,4	-23,3	-21,3	-20,0	-18,9	-18,1	-17,4	-16,9	-16,4

La figure II-5 présente les valeurs de S21(dB) et S11(dB) calculé en fonction de R_1 , la valeur de R_2 est fixée à 20 Ω .




Figure II-5. Paramètres S11 et S21 en fonction de R1

II.1.2.1 Variation de la phase et de l'atténuation

II.1.2.1.a) Variation de l'atténuation

Le but est de déterminer la résistance qui influence l'atténuation. Pour cela, On procède à la dérivation de l'atténuation A de l'équation (II-22) par rapport à Z1 et Z2.

$$\frac{\partial A}{\partial Z1} = \frac{20}{Z1} \times \frac{Z0 + Z2}{2Z1 + Z0 + Z2} \quad (\text{II-26})$$

$$\frac{\partial A}{\partial Z2} = -20 \frac{Z0 + Z1 + Z2}{Z0Z1 + Z1Z2 + \frac{1}{2}(Z0 + Z2)^2} \quad (\text{II-27})$$

On peut considérer deux situations pour simplifier les équations (II-26) et (II-27) :

- Si, on prend $Z1 \ll Z0 + Z2$, les équations (II-26) et (II-27) peuvent se simplifier comme suit :

$$\frac{\partial A}{\partial Z1} = \frac{20}{Z1} \quad (\text{II-28})$$

$$\frac{\partial A}{\partial Z2} = \frac{-40}{Z0 + Z2} \quad (\text{II-29})$$

Dans cette situation, la variation de l'atténuation devient plus marquée d'autant plus que la résistance Z1 devient petite.

- Si on prend $Z1 \gg Z0 + Z2$, les équations (II-26) et (II-27) peuvent se simplifier comme suit :

$$\frac{\partial A}{\partial Z1} = \frac{10(Z0 + Z2)}{Z1^2} \quad (\text{II-30})$$

$$\frac{\partial A}{\partial Z_2} = \frac{-20}{Z_0 + Z_2} \quad (\text{II-31})$$

Dans cette situation, on peut conclure que l'atténuation stagne avec l'augmentation de Z_1 . Ce sont les deux résistances série qui vont influencer la variation de l'atténuation.

En conclusion, l'atténuation est beaucoup plus influencée par la résistance shuntée lorsque cette résistance est très petite. Par conséquent cette topologie est adaptée pour l'usage des résistances contrôlables par des tensions ou des courants en position de shunt. Du point de vue de la plage dynamique, la configuration T est meilleure que la configuration π .

II.1.2.1.b) Variation de la phase

Si les impédances de l'atténuateur T ne sont pas des résistances pures, on assistera à une variation de la phase de S_{21} quand l'atténuation varie.

Nous supposons que l'impédance shuntée est une impédance exprimée en notation complexe par $Z_1=R_1+jX_1$ et $Z_2=R_2+jX_2$. Les autres impédances série sont supposées des résistances pures.

Nous souhaitons calculer la phase de l'atténuation A exprimée dans l'équation (II-21).

$$\text{Phase}(A) = \text{Phase}\left(1 + \frac{Z_2}{Z_0} + \frac{(Z_0 + Z_2)^2}{2Z_0Z_1}\right) \quad (\text{II-32})$$

Si ϕ est la phase de l'atténuation A, alors la tangente de ϕ s'exprime par:

$$\text{Tan}(\phi) = \text{Im}(A)/\text{Re}(A) \quad (\text{II-33})$$

En remplaçant Z_1 et Z_2 par leurs écritures complexes et en effectuant les calculs nécessaires, l'équation (II-33) s'exprime comme suit :

$$\text{Tan}(\phi) = \frac{\text{Im}(A)}{\text{Re}(A)} = \frac{X_1 * X_2^2 + X_2(2 * R_1^2 + 2 * X_1^2 + 2R_1 * (Z_0 + R_2)) - X_1(Z_0 + R_2)^2}{2(Z_0 + R_2)(R_1^2 + X_1^2) + R_1((Z_0 + R_2)^2 - X_2^2) + 2X_1X_2(Z_0 + R_2)} \quad (\text{II-34})$$

A partir de l'équation (II-34), on constate que la phase varie en fonction des valeurs des impédances composant l'atténuateur. Si $X_1=0$ et $X_2=0$, l'atténuateur ne présente pas de phase.

Dans le cas où la partie imaginaire X_1 est une propriété intrinsèque d'un composant électronique (diode PIN, MESFET ou autre), il est possible de trouver une valeur X_2 pour compenser X_1 afin d'avoir $\text{tan}(\phi)=0$. Cela revient à résoudre l'équation de deuxième degré pour X_2 comme inconnu :

$$X_1 * X_2^2 + X_2(2 * R_1^2 + 2 * X_1^2 + 2R_1(Z_0 + R_2)) - X_1(Z_0 + R_2)^2 = 0 \quad (\text{II-35})$$

II.1.3 Circuit atténuateurs PI à base de diodes PIN

Les circuits atténuateurs en hyperfréquences variables sont réalisés par des composants semi-conducteurs dont les schémas équivalents incluent des capacités de jonction et des inductances

parasitaires causées par leur packaging. Pour modéliser l'usage de ces composants, on utilise comme exemple le circuit atténuateur en PI de la figure II-6 et on remplace les résistances par le schéma équivalent de l'élément actif.

Ci-dessous le schéma obtenu après remplacement de la résistance série par une diode PIN. Le réseau d'alimentation DC de la diode est omis pour simplifier le schéma.




Figure II-6. Atténuateur PI à base de diode PIN

La diode PIN de la figure II-7 sera remplacée par le schéma équivalent de la diode PIN HSMP-481x selon la description donnée dans le datasheet [97].

Les diodes PIN HSMP-481x sont conçues pour fonctionner comme atténuateur pour la plage de fréquence 0.5 à 3GHz[97]. Le schéma équivalent de la diode est représenté sur la Figure II-7.




Figure II-7. Circuit équivalent d'une diode PIN HSMP-481x

La figure II-8 illustre le circuit équivalent à base d'éléments distribués. Ce circuit sera étudié théoriquement en utilisant les équations discutées dans la section précédente. Ensuite, on procédera à simuler le comportement du circuit par le logiciel ADS.




Figure II-8. Schéma équivalent de l'atténuateur PIN

II.1.3.1 Adaptation du circuit.

Le but de cette étude est de montrer une démarche pour adapter le circuit à une entrée et une sortie de 50 Ohm. Cette adaptation permettra de compenser les capacités et inductances parasites de la diode par des impédances parallèles. Afin de simplifier l'étude, on considère un circuit en forme de PI symétrique ($Z2=Z3$).

Selon le schéma équivalent représenté sur la figure II-9, l'impédance de la diode peut être écrite selon l'équation (II-36) ci-dessous :

$$Z1 = R_s + jL\omega + \frac{1}{jC\omega + \frac{1}{R2}} = R_s + jL\omega + \frac{R2(1 - jR2C\omega)}{1 + (R2C\omega)^2} \quad (\text{II-36})$$

On considère a et b tel que $Z1 = a + jb$, par conséquent :

$$a = R_s + \frac{R2}{1 + (R2C\omega)^2} \quad (\text{II-37})$$

$$b = L\omega - R2 \frac{R2C\omega}{1 + (R2C\omega)^2} \quad (\text{II-38})$$

Selon l'équation (II-5), l'impédance caractéristique du circuit s'exprime par la formule :

$$Z_c^2 = \frac{B}{C} = \frac{Z1}{\frac{2}{Z2} + \frac{Z1}{Z2^2}} \quad (\text{II-39})$$

Pour avoir un circuit adapté à une entrée $Z_0=50$ ohm, nous devons trouver $Z2$ qui réalise la condition suivante :

$$Z_0^2 = \frac{Z1}{\frac{2}{Z2} + \frac{Z1}{Z2^2}} \quad (\text{II-40})$$

Le développement de l'équation (II-40) donne une équation de 2^{ème} degré avec Z2 comme inconnu:

$$\frac{Z1}{Z0^2} Z2^2 - 2Z2 - Z1 = 0 \quad (II-41)$$

L'équation (II-41) accepte deux solutions. Etant donné que Réel (Z2) doit être positif puisqu'il représente une résistance, nous retenons uniquement la solution qui respecte cette condition. Par conséquent, la solution de Z2 est donnée par les équations (II-42) :

$$Z2 = \frac{2 + \sqrt{4 + 4\left(\frac{Z1}{Z0}\right)^2}}{2Z1/Z0^2} \quad (II-42)$$

Soit après simplification :

$$Z2 = \frac{Z0^2}{Z1} \left(1 + \sqrt{1 + \left(\frac{Z1}{Z0}\right)^2}\right) \quad (II-43)$$

Nous remplaçons Z1 par a+jb et tenant compte que b<<a, l'équation (II-42) peut être simplifiée :

$$Z2 = \frac{Z0^2(a - jb)}{a^2 + b^2} \left[1 + \sqrt{1 + \frac{a^2}{Z0^2}}\right] \quad (II-44)$$

En conclusion, l'impédance Z2 est composée d'une résistance en série avec une inductance ou une capacité selon le signe de b. Ci-après une application des équations obtenues pour valider un circuit à base d'éléments localisés sur le simulateur ADS.

II.1.3.2 Application numérique et simulation:

Pour vérification des calculs précédents, nous prenons un exemple d'application pour la fréquence 2.45 GHz.

Le tableau ci-dessous, présente les valeurs obtenues :

Tableau II- 3. Adaptation d'un circuit atténuateur à base de diode PIN HSMP481x

	Formule	Application numérique
Diode PIN HSMP481x avec Cj=0.3 PF Ls= 0.3 nH Rs=2.5 Ω Rj=63 Ω (pour If=1mA)	Circuit équivalent de la diode : Z1=a+jb tel que : $a = Rs + \frac{R2}{1 + (R2C\omega)^2}$ $b = L\omega - R2 \frac{R2C\omega}{1 + (R2C\omega)^2}$	F=2.45 GHz a = 60.6 (Ω) b=-5.3 (Ω)
Impédance parallèle pour avoir une adaptation à Zo=50Ω	$R\acute{e}el(Z2) = \frac{aZ0^2}{a^2 + b^2} \left(1 + \sqrt{1 + \frac{a^2}{Z0^2}}\right)$ $Im(Z2) = -\frac{bZ0^2}{a^2 + b^2} \left(1 + \sqrt{1 + \frac{a^2}{Z0^2}}\right)$	R2=Réel(Z2)=105 Ω L2=Im(Z2)/w=0.6nH

La figure II-9(a) illustre le circuit simulé par le logiciel ADS, les résultats des paramètres S11 et S21 en fonction de la résistance variable R1 sont représentés dans la figure II-9(b) :




Figure II-9. (a) Circuit atténuateur adapté (b) S11 et S21 en fonction de la résistance variable R1 à 2.45GHz

La figure II-10 illustre la simulation des paramètres S11 et S21 pour des valeurs de la résistance R1 ($10\ \Omega$ à $200\ \Omega$). On constate que le circuit présente une bonne linéarité de l'atténuation ainsi qu'une bonne adaptation sur une plage d'atténuation de 5dB à 15dB.

La variation de la phase en fonction de la résistance variable R1 est illustrée sur la figure II-11. Cette variation est simulée pour les deux fréquences aux bornes de la plage de fonctionnement de la diode (0.5 GHz et 3GHz). On constate que la variation est de l'ordre de 40° . Le shift de la phase obtenue est causé principalement par la partie imaginaire de l'impédance de la diode ($a+jb$). Pour l'application numérique choisie dans le tableau 2, nous ajoutons au circuit une inductance pour compenser le terme b calculé (voir tableau 2). Le résultat de la simulation présenté dans la figure II-12 montre une bonne linéarité de la phase malgré la variation de R1.




Figure II-10. Simulation S-parameters du circuit pour différentes valeurs de R1




Figure II-11. Variation de la phase (degré) en fonction de la résistance variable R1 avant compensation de la phase




Figure II-12. Variation de la phase en fonction de la résistance variable R1 après compensation de la phase

II.2 Conception des atténuateurs en technologie microruban

Comme mentionné précédemment, les atténuateurs PI et T basés sur une diode PIN ne sont pas adaptés pour tous les taux d'atténuations. Par conséquent, le signal incident est renvoyé à la source. L'atténuateur à diode PIN adaptée doit présenter une impédance d'entrée constante sur toute la plage d'atténuation. Cela peut être réalisé en utilisant un circuit atténuateur réflecteur adapté.

Ci-dessous un exemple d'atténuateur adapté quel que soit la valeur de l'impédance de la diode Z1.




Figure II-13. Atténuateur adapté indépendamment de l'impédance de la diode

Analyse du phénomène d'atténuation

La ligne principale formée de trois lignes quart d'onde en cascade présente une impédance caractéristique de 50Ω . De même, la ligne en demi-cercle présente aussi une impédance caractéristique de 50Ω . la longueur électrique de la ligne en demi-cercle est choisie pour avoir une différence de $\lambda/2$ par rapport à la ligne principale. Par conséquent les signaux traversant ces deux lignes auront un déphasage de π et par conséquent le signal RF OUT sera fortement atténué.

L'ajout des lignes de dérivation terminées par la diode sur la ligne principale favorisera la propagation du signal vers cette ligne. Une partie du signal sera absorbée par les diodes et une autre partie sera réfléchi vers la ligne principale. Le signal réfléchi aura un déphasage différent sur la ligne principale, par conséquent il ne sera pas évanoui par le signal traversant la ligne demi-cercle.

Analyse mathématique du circuit

Pour analyser ce circuit, nous calculons pour chaque ligne de transmission sa matrice d'admittance. La matrice globale $[Y]$ du circuit est obtenue par simple addition. A partir de cette matrice $[Y]$, nous calculons la matrice $[S]$.

La matrice $[Y]$ de la ligne en haut :

$$[Y]_{haut} = \begin{bmatrix} 0 & jY_0 \\ jY_0 & 0 \end{bmatrix} \quad (\text{II-45})$$

La matrice $[Y]$ de la ligne en bas peut être obtenue après calcul de sa matrice $[ABCD]$:

$$[ABCD]_{bas} = \begin{bmatrix} 0 & jZ_0/a \\ jaY_0 & 0 \end{bmatrix} \times \begin{bmatrix} 1 & 0 \\ Y_1 & 1 \end{bmatrix} \times \begin{bmatrix} 0 & jZ_0 \\ jY_0 & 0 \end{bmatrix} \times \begin{bmatrix} 1 & 0 \\ Y_1 & 1 \end{bmatrix} \times \begin{bmatrix} 0 & jZ_0/a \\ jaY_0 & 0 \end{bmatrix} \quad (\text{II-46})$$

Avec : Y_1 (respectivement Z_1) est l'admittance (respectivement l'impédance) de la diode ramenée par la ligne shuntée vers la ligne de transmission principale et $a = \sqrt{2}$.

Soit après calcul des multiplications en cascade :

$$[ABCD]_{bas} = \begin{bmatrix} -jY_1Z_0 & -\frac{jZ_0}{2}(1 + Y_1^2Z_0^2) \\ -2jY_0 & -jY_1Z_0 \end{bmatrix} \quad (\text{II-47})$$

La matrice d'admittance du circuit en bas $[Y]_{bas}$ est déduite grâce à la transformation entre $[ABCD]$ et $[Y]$ conformément à la référence [4] :

$$[Y]_{bas} = \frac{1}{B} \begin{bmatrix} D & BC - AD \\ -1 & A \end{bmatrix} = \frac{1}{B} \begin{bmatrix} D & -1 \\ -1 & A \end{bmatrix} \quad (\text{II-48})$$

$$[Y] = [Y]_{bas} + [Y]_{haut} = \begin{bmatrix} \frac{D}{B} & -\frac{1}{B} + jY_0 \\ -\frac{1}{B} + jY_0 & \frac{A}{B} \end{bmatrix} \quad (\text{II-49})$$

Si on pose $T=1+Y_1^2Z_0^2$ et en remplaçant les valeurs A, B, C et D de la matrice $[ABCD]$, la matrice $[Y]$ devient :

$$[Y] = [Y]_{bas} + [Y]_{haut} = \begin{bmatrix} y_{11} & y_{12} \\ y_{21} & y_{22} \end{bmatrix} = \begin{bmatrix} 2\frac{Y_1}{T} & j\frac{T-2}{TZ_0} \\ j\frac{T-2}{TZ_0} & 2\frac{Y_1}{T} \end{bmatrix} \quad (\text{II-50})$$

La déduction de la matrice S-parameters est possible à partir de la matrice $[Y]$ comme suit :

$$S_{11} = \frac{X}{\Delta Y} \quad (\text{II-51})$$

$$S_{21} = \frac{-2Y_{21} * Y_0}{\Delta Y} \quad (\text{II-52})$$

Avec :

$$X = (Y_0 - Y_{11})(Y_0 + Y_{22}) + Y_{12} * Y_{21}$$

$$\Delta Y = (Y_0 + Y_{11})(Y_0 + Y_{22}) - Y_{12} * Y_{21}$$

Remarquons que $Y_{11}=Y_{22}$ et $Y_{12}*Y_{21}=-\frac{(T-2)^2}{(T*Z_0)^2}$, Le calcul de ΔY en remplaçant les termes de l'équation (II-52) donne les deux équations (II-53) et II-54) :

$$\Delta Y = 2\frac{(Y_1 + Y_0)^2}{1 + Y_1^2Z_0^2} = 2\frac{(Y_1 + Y_0)^2}{T} \quad (\text{II-53})$$

$$X = Y_0^2 - 4 \frac{Y_1^2}{T^2} - \frac{(T-2)^2}{T^2 Z_0^2} \quad (\text{II-54})$$

L'équation (II-54) peut être calculée comme suit :

$$X = \frac{T^2 Y_0^2 Z_0^2 - 4 Y_1^2 Z_0^2 - (T-2)^2}{T^2 Z_0^2} \quad (\text{II-55})$$

Soit après calcul des produits de l'équation (II-56) :

$$X = Y_0^2 - 4 \frac{Y_1^2}{T^2} - \frac{(T-2)^2}{T^2 Z_0^2} = \frac{4(T-1) - 4Y_1^2 Z_0^2}{T^2 Z_0^2} \quad (\text{II-56})$$

En remarquant que $T-1=Y_1^2 Z_0^2$ donc $X=0$ et par conséquent $S_{11} = 0$.

Le calcul de S_{21} se fait par remplacement des valeurs Y_{21} calculées dans la matrice $[Y]$ et ΔY de l'équation (II-53) :

$$S_{21} = \frac{-2Y_{21} * Y_0}{\Delta Y} = -2j \frac{T-2}{T Z_0} * \frac{Y_0 * T}{2 * (Y_1 + Y_0)^2} \quad (\text{II-57})$$

En remplaçant T par $1+Y_1^2 Z_0^2$ et tenant compte de $Z_0=1/Y_0$, nous obtenons :

$$S_{21} = j \frac{Y_0 - Y_1}{Y_0 + Y_1} \quad (\text{II-58})$$

Finalement, le paramètre S_{21} peut être écrit en fonction de Z_1 et Z_0 :

$$S_{21} = j \frac{Z_1 - Z_0}{Z_1 + Z_0} \quad (\text{II-59})$$

En posant $\rho = (Z_1 - Z_0)/(Z_1 + Z_0)$, la matrice S devient :

$$[S] = \begin{bmatrix} 0 & j\rho \\ j\rho & 0 \end{bmatrix} \quad (\text{II-60})$$

En conclusion, le circuit de la figure II-13 présente un atténuateur adapté pour toutes les valeurs de Z_1 . La seule limitation du circuit réside dans sa bande de fréquence limitée à cause de l'usage des lignes quart d'onde.

L'atténuation est donnée par la formule suivante :

$$A = 20 * \log(|1/S_{21}|) = -20 \log|(Z_1 - Z_0)/(Z_1 + Z_0)| \quad (\text{II-61})$$

Pour $Z_1=Z_0$, l'atténuation est infinie, et pour $Z_1=0$ ou Z_1 très grand, l'atténuation est égale à 0.

II.2.1 Simulation du circuit sur ADS :

Nous avons réalisé la simulation de ce circuit sur ADS pour différentes valeurs de Z_1 . Le schéma I-14 présente la simulation de S_{11} et S_{21} . On constate que pour différente valeur de Z_1 , S_{11} reste inférieure à -15dB .




Figure II-14. Simulation S_{11} et S_{21} d'un circuit atténuateur microruban adapté

II.2.2 Variation de la phase

L'étude de la variation de la phase du signal de la sortie en fonction de l'atténuation consiste à étudier la phase de S_{21} .

Dans l'équation (II-59), le paramètre S_{21} est exprimé en fonction de Z_1 (impédance de la diode ramenée par la ligne shuntée) :

$$S_{21} = j \frac{Z_1 - Z_0}{Z_1 + Z_0} \quad (\text{II-62})$$

Comme Z_1 représente l'impédance de la diode ramenée par la ligne shuntée, elle peut être exprimée en fonction de l'impédance de la diode Z_d comme suit :

$$Z_1 = Z_0 \frac{Z_d + jZ_0 \tan(\beta l)}{Z_0 + jZ_d \tan(\beta l)} \quad (\text{II-63})$$

Avec l : la longueur de la ligne shuntée, si l est un quart d'onde, alors $Z_1 = Z_0^2/Z_d$.

L'équation (II-62) devient après remplacement de Z_1 par Z_0^2/Z_d :

$$S_{21} = j \frac{Z_0 - Z_d}{Z_0 + Z_d} \quad (\text{II-64})$$

Pour trouver la phase de S_{21} , on exprime Z_d par $R_d + jX_d$ (R_d : partie réelle et X_d partie imaginaire). L'équation (II-64) peut être écrite:

$$S_{21} = j \frac{Z_0 - R_d - jX_d}{Z_0 + R_d + jX_d} = |S_{21}| \times e^{j(\phi + \frac{\pi}{2})} \quad (\text{II-65})$$

Avec $\phi + \pi/2$ est la phase de S_{21} . La tangente de cette phase s'exprime en fonction de Z_0 , R_d et X_d par l'équation (II-66) suivante:

$$\tan(\phi) = X_d \frac{2Z_0}{R_d^2 - Z_0^2 + X_d^2} \quad (\text{II-66})$$

En conclusion, la phase s'exprime par:

$$\phi = \tan^{-1} \left(X_d \frac{2Z_0}{R_d^2 - Z_0^2 + X_d^2} \right) \quad (\text{II-67})$$

On constate que ϕ varie en fonction de X_d et R_d . Pour obtenir une phase sans variation malgré la variation de R_d , nous devons compenser la partie imaginaire de la diode.

Cette compensation peut être réalisée par l'ajout d'un stub terminé par une masse où un stub ouvert.

II.2 Conception et simulation d'atténuateur à base de diodes Schottky

Les diodes Schottky sont très peu utilisées pour réaliser les atténuateurs variables. Nous avons conçu une nouvelle topologie de puissance basée sur un circuit microruban en s'inspirant de la topologie PI de l'atténuateur de puissance proposée par Waugh, R. W. [32]. La figure II-15 présente l'architecture proposée par Waugh.




Figure II-15. Structure d'un atténuateur variable proposé par Waugh

Le circuit conçu utilise la même topologie de circuit de la figure II-15, mais utilise un circuit microruban comme illustré sur la figure II-16. Les diodes shunt sont remplacées par la diode Schottky HSMS286x. La résistance variable de la diode dépend du courant qui le traverse selon l'équation suivante:

$$R_j = \frac{8.33 * n * T * 10^{-5}}{I_b + I_s} \quad (\text{II-68})$$

Avec:

N = facteur d'idéalité (=1.08), T =Température en K, I_b = courant externe appliqué et I_s =Courant de saturation de la diode.

L'équation (II-68) montre que la résistance active de la diode varie inversement au courant traversant la diode. En plus, l'augmentation de la température cause une augmentation de la résistance de jonction.




Figure II-16. Nouvelle structure de l'atténuateur

II.2.1 Description de la solution

La solution proposée, illustrée à la figure II-16, utilise:

- Deux lignes de transmission :
 - a. La ligne de transmission principale.
 - b. La ligne de transmission en anneau présente une longueur de $\lambda/2$ supérieure à celle de la ligne de transmission principale.
- Quatre diodes sont placées en série sur cette ligne. Si les diodes sont polarisées en direct, une partie du signal incident peut être déviée dans la ligne en anneau.
- Trois stubs utilisés pour l'adaptation du circuit, la polarisation et le retour DC.

Compte tenu de la longueur des deux lignes de transmission, le signal qui passe par la ligne de transmission principale et le signal qui passe par la ligne en anneau présentent un déphasage de 180° . Par conséquent, si les diodes sont polarisées en direct, le signal résultant de la somme des deux signaux ci-dessus est atténué.

II.2.2 Simulation des paramètres S

La simulation des paramètres S montre une bonne adéquation du circuit sur une largeur de bande de 1 GHz [2, 3 GHz] avec une puissance de retour S11 inférieure à 10 dB, comme illustré à la Figure II-17. Le taux d'atténuation est quasi-plat sur cette bande passante, comme indiqué sur la Figure II-18.




Figure II-17. Simulation du paramètre S11 versus Vbias (0.6V to 1.8V)




Figure II-18. Simulation S21 versus Vbias (0.6V to 1.8V)

Dans cette étude, nous avons conçu et simulé un circuit atténuateur de puissance variable à faible coût basé sur les diodes Schottky HSMS286B et HSMS286E à polarisation nulle. Dans une petite dimension de 58,1 x 31,4 mm², le circuit permet d'obtenir une variation d'atténuation de 10 dB, tandis que le circuit reste adapté aux sources avec un coefficient de réflexion directe S11 inférieur à 10 dB.

Conclusion du chapitre

Dans ce chapitre nous avons utilisé la modélisation des atténuateurs à base des résistances localisées pour concevoir des atténuateurs en technologie planaire. Nous avons conçu deux circuits atténuateurs. Le premier atténuateur est à base de diode PIN et présente une adaptation d'impédance quel que soit le niveau d'atténuation. Le deuxième atténuateur est basé sur des diodes Schottky en topologie d'anneau en parallèle avec une ligne de transmission.

Les deux circuits proposés dans cette contribution présentent de nouvelles structures planaires d'atténuateurs.

L'adaptation des circuits est assurée via la géométrie de la structure qui empêche la réflexion des signaux vers la source et vers la charge sur une large bande de fréquence de 500 MHz.

En terme de gestion de la puissance, l'usage de la diode PIN a permis d'atteindre jusqu'à 20 dB en comparaison avec l'atténuation de 10.5 dB atteint par le circuit où les diodes Schottky sont utilisées.

Par conséquent, nous pouvons conclure que les diodes PIN sont mieux adaptées pour fabriquer un atténuateur sur un circuit planaire.

Toutefois, l'usage des diodes Schottky GaAs reste une option préférée pour réaliser des circuits atténuateurs intégrés dans les amplificateurs qui ont besoin d'une stabilité de gain.

Chapitre III
Etat de l'art sur les
limiteurs de puissance

III.1 Théorie des limiteurs de puissance

III.1.1 Introduction

Un limiteur est un composant de contrôle important utilisé aux fréquences radio et hyperfréquences. Un limiteur micro-onde [2], également appelé protecteur de récepteur, permet aux signaux incidents de faible puissance de le traverser avec une faible perte d'insertion tout en atténuant les signaux de forte puissance au-dessus du seuil de puissance nominale du récepteur.

Les circuits intégrés hybrides (MIC) et circuits monolithiques MMIC à base de GaAs sont largement utilisés dans les systèmes micro-ondes commerciaux et militaires. En raison de la géométrie fine utilisée dans les transistors MIC et MMIC, ces circuits sont susceptibles d'être endommagés par des rayonnements électromagnétiques intempestifs de haute puissance provenant d'émetteurs hyperfréquences ou des impulsions électromagnétiques nucléaires. En particulier, les amplificateurs LNA en avant des systèmes à micro-ondes ont besoin d'une protection de limitation de puissance élevée car ces amplificateurs ne peuvent supporter que des niveaux de puissance d'entrée compris entre 10 et 20 dBm CW ou 1 à 3 μ J de puissance pulsée. La figure III-1 ci-dessous présente la position d'un limiteur dans un système hyperfréquence.




Figure III-1. Position d'un limiteur dans un système hyperfréquences

Pour ces raisons, les limiteurs sont largement utilisés dans les récepteurs RF et micro-ondes, les réseaux numériques à intégration de services, les récepteurs multicanaux à large bande, les récepteurs de mesure de fréquence instantanée et les émetteurs-récepteurs (T/R). L'application la plus courante des limiteurs hyperfréquences est d'empêcher que la puissance de l'émetteur dans les radars n'atteigne directement le récepteur et de brûler des étages d'entrée sensibles, généralement des amplificateurs à faible bruit (LNA). Les limiteurs servent également à protéger les récepteurs des autres émetteurs radar situés à proximité. Ces signaux peuvent provenir de l'antenne d'un module T/R provenant de radars, de brouilleurs ou d'autres émetteurs proches. Un limiteur doit s'auto-activer et survivre pendant la protection, et il doit résister aux contraintes thermiques causées par le niveau élevé du signal entrant. D'autres applications des limiteurs permettent de réduire la modulation d'amplitude des oscillateurs à fréquence de balayage et de réduire la modulation d'amplitude dans les systèmes de détection de phase. Si un limiteur a un niveau de fuite de 5 à 7 dBm et une distorsion négligeable, il peut également être utilisé pour améliorer la plage dynamique d'un amplificateur à faible bruit [3].

Généralement, les limiteurs de puissance exploitent la fonctionnalité de la variation d'impédance d'un composant en fonction de la puissance du signal incident. Les limiteurs de puissance basés sur des composants semi-conducteurs reposent principalement sur la réflexion et l'absorption d'une partie du flux d'une ligne de transmission en utilisant de nombreuses topologies. Parmi ces topologies, on retrouve la topologie présentée à la figure III-2, la diode utilisée pour limiter le niveau de puissance est insérée dans le circuit en position antiparallèle (shuntée entre la ligne de transmission et la masse commune). Lorsque la puissance incidente augmente, l'impédance de la diode diminue, provoquant une désadaptation de la ligne de transmission, de sorte qu'une partie de la puissance reçue est absorbée ou réfléchi.




Figure III-2. Topologie d'un limiteur à diode

Selon l'alimentation en courant du circuit, le limiteur de puissance peut être classé en deux types : les limiteurs de puissance actifs nécessitant un courant externe pour fonctionner et les limiteurs de puissance passifs ne nécessitant aucune polarisation. Les limiteurs de puissance passifs sont les plus utilisés sur le marché [98].

De plus, les limiteurs de puissance peuvent être classés selon deux modèles [3], [26]:

- Limiteurs réfléchissants qui reflètent la puissance incidente à la source.
- Limiteurs d'absorption qui dissipent l'excès de puissance dans le circuit limiteur.

En pratique, les limiteurs peuvent être réfléchissants et absorbants en même temps. Il existe un autre mode de fonctionnement plus sophistiqué consistant à rediriger le signal incident vers un circuit dédié à l'analyse (pour les applications militaires) [69].

III.1.2 Fonctionnement d'un limiteur de puissance

Un limiteur de puissance hyperfréquence fonctionne dans trois états:

- Petit signal: la puissance incidente est inférieure au niveau de déclenchement de la dynamique du limiteur de puissance. Dans ce cas, le limiteur ne doit insérer qu'une petite perte au signal de sortie.
- Grand signal: la puissance en aval dépasse le seuil dynamique du limiteur. Dans ce cas, la puissance de sortie a tendance à rester constante avec l'augmentation de la puissance d'entrée.
- Signaux très puissants: la puissance en aval dépasse la capacité du limiteur. Le limiteur ne peut pas continuer à couper la puissance incidente. Une partie de la puissance du signal d'entrée est transmise à la charge.

Un limiteur idéal est supposé fonctionner dans deux états:

- Petit signal: pas de perte d'insertion.

- Signal large: la puissance de sortie est constante indépendamment de la puissance incidente.

La figure III-3 ci-dessous illustre les trois modes de fonctionnement d'un limiteur idéal et d'un limiteur pratique:




Figure III-3. Etats de fonctionnement des limiteurs

III.1.3 Alimentation des limiteurs de puissances

Les limiteurs de puissance fonctionnent dans deux configurations :

Les limiteurs de puissance passifs (auto-polarisation)

Ces limiteurs sont activés par le signal RF lui-même. Un limiteur passif est un commutateur à activation automatique par une puissance incidente de haut niveau. Mettre en œuvre un limiteur auto-polarisé consiste à utiliser une diode PIN en parallèle avec un RF-Choke dans une ligne de transmission comme le montre la figure III-4. Le courant continu sera généré par la diode elle-même à partir du redressement d'une partie du signal RF incident. Le RF-Choke assure le retour du signal du courant continu à la masse.

Le limiteur de puissance auto-polarisé présente des avantages importants:

- Fiabilité améliorée car le circuit ne nécessite aucun courant externe.
- L'utilisation de la conception de polarisation zéro réduit le bruit du circuit causé par le courant continu.
- Conception simple de la structure car le circuit de polarisation et la source de courant continu sont combinés dans les composants qui assurent la limitation.




Figure III- 4. Schéma de principe d'un limiteur auto-polarisé

Le limiteur quasi-actif est un circuit basé sur l'utilisation d'un détecteur diode à barrière Schottky qui fournit un courant continu redressé à la diode limiteur [99]. Le processus de redressement de la diode Schottky est beaucoup plus rapide que l'auto-polarisation du limiteur. La diode limiteur est activée principalement par le courant de polarisation externe de la diode du détecteur Schottky, sensible au signal RF incident[26].

Les limiteurs de puissance actifs

Ces limiteurs nécessitent l'ajout d'une polarisation DC externe pour effectuer une fonction de limitation. Outre le niveau de fiabilité de ces circuits impactés par le besoin de disponibilité du courant DC pour assurer la fonction de limitation, les limiteurs actifs nécessitent des composants supplémentaires pour empêcher le courant continu de polarisation de circuler vers la source ou la charge et pour minimiser les niveaux de bruit de Johnson plus important à cause du courant DC.

III.1.4 Paramètres clés d'un limiteur de puissance

Les limiteurs sont spécifiés par un certain nombre de paramètres clés qui vont définir et arrêter la technologie à utiliser pour répondre aux besoins spécifiques des circuits à protéger. Ci-dessous, une liste des paramètres les plus importants:

- La plage de puissance supportée par le limiteur.
- La bande de fréquence de fonctionnement.
- La perte d'insertion dans la plage de puissance du circuit protégé.
- Le taux de limitation pour les signaux dépassant la limite de performance tolérée par le circuit à protéger.
- Le temps de réponse (de l'ordre de nanosecondes) à l'arrivée des signaux dépassant la puissance seuil limite.
- Le délai de rétablissement du fonctionnement normal dès que la puissance incidente est inférieure au seuil accepté.
- Le bruit et distorsion induits par le limiteur.
- La dissipation de la température.
- Le mode de fonctionnement du limiteur.

Ci-après, la description de ces paramètres :

III.1.4.1 Plage de puissance

La plage de puissance est la caractéristique la plus importante qui influe sur le choix d'une solution pour limiter ou atténuer la puissance des micro-ondes. Pour le limiteur de puissance, on distingue trois seuils:

- Activation du mode limite: les signaux ayant des puissances sous ce seuil sont appelés petits signaux. Dans ce cas, le limiteur de puissance doit introduire une perte d'insertion minimale. Les signaux ayant une puissance supérieure à ce seuil sont appelés signaux importants.
- Capacité de limitation de puissance: si la puissance incidente dépasse la capacité du limiteur, le limiteur ne peut continuer à couper le signal. Une partie de l'alimentation source est transmise à la charge.
- Puissance maximale supportée par le limiteur: le seuil de puissance du limiteur sans endommager ses composants actifs.

III.1.4.2 Bande de fréquence de fonctionnement

Le limiteur de puissance idéal doit avoir le même comportement dans toutes les bandes de fréquences. Cependant, ce type de limiteur de puissance n'existe pas et le choix des composants actifs et de la conception des circuits dépend de la bande de fréquence de fonctionnement.

Pour les hautes fréquences, le composant choisi pour fonctionner en tant que limiteur de puissance doit avoir une faible capacité. Si cette condition ne peut pas être satisfaite, le circuit présentera une faible impédance en haute fréquence et présentera une perte d'insertion élevée.

Les Varicaps modifient leurs capacités en fonction du signal de puissance qui leur est appliqué et, par conséquent, leur impédance est modifiée par le signal incident. Ces composants permettent une réponse rapide. Cependant, ces composants ne conviennent pas aux hautes fréquences car ils présentent une perte d'insertion élevée due à la présence de la capacité.

En très haute fréquence, les matériaux intelligents tels que le dioxyde de Vanadium conviennent mieux au limiteur de puissance [98].

III.1.4.3 Perte d'insertion

Ce paramètre définit les pertes de puissance induit par le limiteur en petit signal d'entrée. La perte d'insertion est définie sur une plage dynamique de puissance d'entrée allant jusqu'à la puissance du seuil de limitation. Pour éviter la distorsion du signal, le limiteur doit présenter une perte d'insertion constante sur la bande de fréquence de fonctionnement. Pour maintenir une perte d'insertion plate et faible, le composant actif est optimisé pour avoir une faible capacité de shunt.

Pour un circuit limiteur adapté en entrée et en sortie, la perte d'insertion est mesurée par le paramètre de la matrice S-paramètres S_{11} (dB).

III.1.4.4 Taux limitation

C'est le rapport entre la différence de puissance de sortie et la différence de puissance d'entrée lorsque la puissance d'entrée dépasse la puissance de seuil de limitation supportée par le limiteur.

Pour un circuit limiteur adapté en entrée et en sortie, le taux de limitation est mesuré par le paramètre de la matrice S-paramètres $S_{21}(\text{dB})$ comme suit :

$$\text{Taux de limitation (dB)} = S_{21_{\text{haut signal}}} - S_{21_{\text{petit signal}}}$$

III.1.4.5 Temps de réponse et de récupération

Les limiteurs de puissance sont nécessaires pour répondre rapidement aux signaux de grande taille [100] et pour récupérer rapidement dès la disparition des grands signaux (exigence de l'ordre de nanoseconde, 100 à 3500 ns pour les limiteurs de diodes PIN). Sur la figure II-5(a), la courbe du côté droit montre la réponse du limiteur avec la présence d'un signal d'impulsion élevée. Cette réponse est appelée fuite de pointe. Le temps de fuite est défini par le temps écoulé entre le moment où l'impulsion haute puissance arrive (t_0 sur la figure II-5(b)) et le moment où le limiteur active la limitation (t_r sur la figure II-5(b)) [100], [101]. La fuite de pic dans un limiteur est une caractéristique critique car, si la puissance de la pointe est trop importante, l'électronique sensible protégée peut être endommagée ou perturbée, même si le niveau de signal après la limitation ne présente aucun danger.




Figure III-5. (a) Gabarit d'un signal de haute puissance (b) Réponse du limiteur à une impulsion de haute puissance

La fuite de pic est déterminée en contrôlant le temps de montée de l'impulsion incidente et la linéarité du système de détection. Une fois que le limiteur complètement activé, l'impulsion de sortie atteint un niveau constant, défini comme le niveau de «fuite à plat» [101].

Le temps de réponse et de récupération constitue une caractéristique importante de la comparaison entre les différentes conceptions et technologies des limiteurs. Les limiteurs à semi-conducteurs présentent un meilleur temps de réponse.

Généralement, le temps de réponse augmente avec les diodes PIN proportionnellement à la largeur de couche intrinsèque. Inversement, une région intrinsèque plus mince réduit la plage de puissance prise en charge par la diode PIN. Par conséquent, la largeur de la région intrinsèque est un compromis entre le temps de réponse et la puissance supportée par la diode [102]. Pour améliorer la fuite de pic des limiteurs conçus par une diode PIN, il est possible d'utiliser deux étages de diodes où la seconde diode réduit la fuite de pic de la première diode [100], [102], [103].

III.1.4.6 Bruit et distorsion

Le limiteur ne doit pas introduire de bruit ou de distorsion dans le signal incident dans la plage de fréquence de fonctionnement. Ainsi, pour éviter la distorsion du signal à la sortie du limiteur, la perte d'insertion et le taux de limitation doivent être identiques tout au long de la plage de fréquences de fonctionnement.

III.1.4.7 Dissipation de la température

Comme le limiteur absorbe une partie de la puissance du signal incident, la conception du limiteur doit implémenter des solutions pour gérer la dissipation de la température. De plus, le comportement du limiteur doit rester constant sur toute la plage de température. Les datasheets des limiteurs de puissance présentent la déviation des caractéristiques du limiteur en fonction de la variation de la température.

III.2 Solutions technologiques pour réaliser des limiteurs de puissance

Afin de répondre aux différentes exigences en termes de puissance supportée et de bande de fréquence, plusieurs technologies ont été explorées pour réaliser les fonctions de limitation de puissance. Les solutions les plus utilisées sont basées sur les circuits semi-conducteurs, plus particulièrement celles utilisant des transistors à effet de champ [3], [5], [104]–[108], des diodes PIN [2], [33], [58], [109], [110], diodes Schottky [111]–[114], ou des diodes à vide [115]–[117]. D'autres solutions plus anciennes sont apportées par les matériaux ferroélectriques [118]–[121], ferromagnétiques [122]–[125]. Des matériaux supraconducteurs [126], [127] ou des matériaux dits « intelligents » [66], [98] ont été aussi explorés pour la fabrication des limiteurs de puissance. Il existe également des limiteurs de puissance de type éclateurs à gaz [128]–[130] et des limiteurs électromécaniques à base de dispositifs MEMS [69], [131], [132].

Le diagramme de la figure III-6 présente les solutions technologiques utilisées.




Figure III-6. Classification des limiteurs selon la technologie utilisée

Vu l'importance des solutions de limiteurs de puissance à base des semi-conducteurs, on présentera en détail ces solutions avec l'étude théorique correspondante dans la section suivante. Les solutions de limiteurs de puissance à base de supraconducteurs, RF MEMS, ferroélectrique, ferromagnétique et tubes d'ionisations gazeux/plasma seront présentées brièvement ci-après.

III.2.1 Supraconducteurs et matériaux intelligents

Les limiteurs à base de supraconducteurs utilisent des matériaux supraconducteurs qui passent d'un état conducteur à un état semi-conducteur lorsque la température du supraconducteur augmente.

Le principe de fonctionnement est le suivant: Une couche supraconductrice est insérée en série avec la ligne de transmission principale. Lorsque la puissance est inférieure à un seuil, la perte de température du circuit est faible. Le super conducteur a une très faible résistance. Lorsque la température augmente, le supraconducteur se comporte comme un semi-conducteur et bloque le signal incident. Ce type de limiteur présente des avantages en termes de temps de réponse, mais il est difficile à réaliser car il nécessite des mécanismes de refroidissement et un contrôle de la température ambiante pour éviter qu'un réchauffement externe n'entraîne l'activation du limiteur et donc une perte de signal utile.

Les matériaux intelligents sont des matériaux qui présentent des caractéristiques électriques variables en fonction d'effets externes (température, lumière ...). L'oxyde de vanadium VO₂ est un exemple de matériau qui passe de l'état semi-conducteur à l'état conducteur en fonction d'une température seuil [66], [98].

Cette caractéristique est exploitée pour utiliser ce composant chimique comme limiteur de puissance. Si la puissance incidente dépasse un seuil, la couche VO₂ se réchauffe et commence à court-circuiter le courant à la terre. Par conséquent, le limiteur de puissance basé sur VO₂ est un limiteur de tout-ou-rien car il bloque tout le signal lorsque la puissance incidente dépasse le seuil de puissance (Figure III-7).




Figure III-7. Limiteur à base de couche en VO₂

Les matériaux tels que les varistances à oxyde métallique (par exemple ZnO) ont une résistivité variable en fonction du champ électrique appliqué. Les limiteurs de puissance basés sur ces

matériaux résistent à une puissance élevée mais présentent de mauvaise performance à haute fréquence en raison de leur grande capacité [98].

III.2.2 Composants MEMS (systèmes micro électromécaniques)

Les MEMS sont des composants électroniques constitués d'un système mécanique déformable par un champ électrostatique ou magnétique. Ainsi, les forces électrostatiques et mécaniques agissent sur les caractéristiques électriques du composant MEMS (son impédance) et notamment sur sa capacité. L'utilisation de ces composants dans les limiteurs de puissance exploite la possibilité de faire varier la capacité du composant en fonction de la puissance reçue [69].

III.2.3 Matériaux ferroélectriques

Le matériau ferroélectrique a la propriété d'avoir une permittivité qui dépend du champ électrique. Comme la valeur de la capacité dépend de la permittivité d'un support, ces matériaux peuvent être utilisés pour désadapter une ligne de transmission et obtenir la fonction de limiteur de puissance [121]. Ce type de limitation de puissance a un seuil de puissance élevé (100 W). Par conséquent, ils ne conviennent pas pour une utilisation dans les systèmes de télécommunication. De plus, et compte tenu de l'utilisation de la capacité, ce type de limiteur présentera en haute fréquence une perte d'insertion importante même en basse puissance.

III.2.4 Matériaux ferrimagnétiques

Certains matériaux (comme le Grenat d'Yttrium de Fer, la ferrite de lithium) sont saturés en présence d'un champ magnétique. Cette propriété est exploitée pour concevoir un limiteur de puissance basé sur ces matériaux [122]. Lorsque la puissance incidente est suffisamment élevée, le champ magnétique provoque la saturation du matériau et l'excès de puissance est dissipé par le matériau sous forme de chaleur. Ces limiteurs ont des limites en termes de largeur de bande de fréquence (quelques MHz), de faible puissance supportée et de temps de réponse élevé.

III.2.5 Limiteurs de puissance basés sur l'ionisation de gaz / plasma

Les limiteurs de puissance à base de tubes à décharge gaz sont conçus pour des applications de protection contre les hautes puissances électriques (parafoudre par exemple). Le principe de base est basé sur l'ionisation d'un gaz entre deux plaques métalliques lorsqu'un champ électrique élevé est appliqué à ces plaques.

Les limiteurs de puissance à plasma exploitent le même phénomène d'ionisation par plasma, mais les puissances en jeu sont relativement faibles [47 dBm] par rapport à la décharge gazeuse [128].

Les limiteurs de puissance à diode sous vide exploitant le phénomène d'émission d'électrons d'un métal sous vide en présence d'un champ électrique [133].

III.2.6 Limiteurs de haute puissance et ultra-large bande

De nombreux systèmes de radar, d'alerte rapide, de navigation et de communication nécessitent des limiteurs de haute puissance ultra-large bande avec une perte d'insertion faible, un temps de récupération rapide et une faible puissance de fuite. Les limiteurs large bande 1–3W actuellement présentés par les fournisseurs des circuits électroniques [33], [101], [134]–[140] ont une perte d'insertion élevée (environ 2 dB), un temps de récupération long (=1000ns) et une puissance de sortie élevée (= 20 dBm). Bahl[5], [141] a proposé une nouvelle configuration de limiteur haute puissance ultra-large bande capable de gérer une puissance CW supérieure à 10 W et pouvant être intégrée de manière monolithique sur un substrat en GaAs en tant que produit autonome ou avec un amplificateur à faible bruit fabriqué selon le procédé MSAG (Multifunction Self-Aligned Gate) [100][158].

Une autre solution de limiteur de haute puissance et ultra-large bande basée sur des diodes à vide est proposée par Alain Phommahaxay dans le cadre d'une thèse de doctorat [133]. La Figure III-8 présente la solution proposée.




Figure III-8. Limiteur de haute puissance proposé par Alain Phommahaxy[133]

L'utilisation des diodes à vide proposée ci-dessous a fait l'objet d'une publication [117] et d'un brevet enregistré en 2008 [116]. Le limiteur proposé permet de gérer des puissances CW de 10W à 1KW sur une largeur de bande de 20 GHz, le limiteur atteint un niveau de limitation de -7,5 dB avec un temps de recouvrement de l'ordre de 100 ns. Toutefois, cette technique présente encore des limitations en termes de fiabilité des diodes à vides (usure par oxydation et apparition de plasma entre l'anode et la cathode).

III.3 Limiteurs à base de semi-conducteurs

Ces limiteurs sont les plus répandus dans les systèmes de télécommunications publiques (téléphones mobiles à titre d'exemple) et sont principalement basés sur des diodes PIN, des diodes Schottky, des transistors MESFET.

Les dispositifs à semi-conducteurs hyperfréquences exploitent plusieurs phénomènes et comportements pour réaliser la limitation de puissance. Celles-ci incluent :

- Le redressement (diodes Schottky),

- La variation de capacité avec la tension (diodes Varicaps),
- La modulation de conductivité en fonction du niveau du signal RF (diodes PIN),
- La commutation entre haute impédance et basse impédance (commutateurs FET)
- La saturation à cause du niveau de puissance incidente (amplificateurs FET).

Dans les cinq classes, le mécanisme de limitation est légèrement différent comme décrit ci-dessous.

III.3.1 Limiteurs à base de redressement

Le redressement est la technique de limitation la plus utilisée aux fréquences RF et hyperfréquences.

Les diodes à barrière de Schottky peuvent être utilisées pour le redressement à des fréquences RF, hyperfréquences et à ondes millimétriques. La figure III-9, ci-dessous, présente le principe de limitation pour un signal sinusoïdal lorsque l'amplitude de ce signal dépasse la valeur crête V_0 .




Figure III-9. (a)Caractéristique V-I de la diode Schottky[114] (b) signal de sortie d'un signal sinusoïdal

Le principal problème lié à l'utilisation de cette méthode est sa très faible capacité de gestion de la puissance. Les diodes de redressement ont une couche de déplétion très fine (afin d'avoir un temps de démarrage suffisamment rapide aux fréquences micro-ondes) et une petite zone de jonction (afin de garder la capacité du dispositif faible). Ces considérations techniques lors de la conception et la fabrication des diodes Schottky posent des contraintes sur la puissance supportée par les diodes Schottky lorsque des signaux hyperfréquences très puissants sont mis en jeu. Toutefois, ces limiteurs s'adaptent bien à l'intégration dans les circuits à protéger et permettent un niveau de base de protection pour ces circuits sans compromettre la taille des circuits intégrés.

III.3.2 Limiteurs à base des diodes Varicaps

Les diodes Varicaps ont une capacité de jonction qui dépend de la tension et qui répond assez rapidement pour changer ces caractéristiques en hyperfréquences. Si deux diodes sont placées en parallèle dans une polarité opposée, comme illustré sur la figure III-10(b), la caractéristique C-V résultante est indiquée sur la figure III-10(a)[3]. Lorsque ces diodes sont utilisées dans un circuit résonnant parallèle, un coefficient de réflexion variable en fonction de la puissance incidente est obtenu. Aux faibles puissances, la capacité des deux Varicaps est adaptée à l'impédance de la ligne grâce à l'insertion d'une inductance L. Aux niveaux de puissance élevés, les diodes présentent une faible impédance et le signal incident est réfléchi pour fournir la limitation souhaitée. En outre, le redressement se produit à des niveaux de puissance élevés et fournit une limitation supplémentaire. Ces limiteurs souffrent d'une faible capacité de gestion de la puissance et de la limitation de la bande de fréquence de fonctionnement vu que l'impédance des Varicaps dépend de la puissance du signal et de sa fréquence [3]




Figure III-10. (a) Caractéristique d'une diode Varicap[114] (b) Résonateur parallèle en faible puissance

III.3.3 Limiteurs à Diode PIN

Le phénomène de modulation de la conductivité RF est présenté par les diodes PIN lorsqu'elles sont polarisées à une tension nulle et soumises à des signaux de courant RF de grande puissance. Lorsqu'une diode PIN est polarisée en direct, la concentration en porteurs libres dans la région intrinsèque n'est pas parfaitement uniforme mais, en raison de la durée de vie limitée des porteurs, elle a une forme représentée sur la figure III-11[3], [33].




Figure III-11. Concentration des charges électriques dans la zone intrinsèque d'une diode PIN[114]

Supposons maintenant que la polarisation DC soit supprimée et remplacée par un court-circuit (retour DC), comme illustré à la Figure III-12.




Figure III-12. Ajout d'un détecteur de signaux dans un limiteur à diode PIN

Selon le niveau du signal hyperfréquence incident, le comportement de la diode PIN est comme suit :

A l'arrivée d'un signal hyperfréquence faible, la zone intrinsèque de la diode appauvrie des porteurs présente une conductivité très faible. Il en résulte que le signal n'est pas atténué et la diode PIN introduit une faible perte d'insertion.

A l'arrivée d'un signal hyperfréquence de forte intensité, le courant électrique hyperfréquence provoque une injection partielle de porteurs près des bordures de P^+ et N^+ pendant les demi-cycles du signal RF. Toutes ces charges injectées ne sont pas retirées lorsque la tension RF est inversée. Le résultat est un emprisonnement d'électrons et de trous dans la région intrinsèque. La distribution des charges en régime permanent est obtenue après une période transitoire de quelques cycles RF et reste statique pendant le reste de l'impulsion RF, servant à la modulation de conductivité de la région intrinsèque. L'augmentation de la conductivité de la région intrinsèque de la diode provoque une direction du signal vers la masse et par conséquent réalise la limitation de puissance souhaitée.

Pendant la période transitoire où les porteurs sont accumulés dans la région intrinsèque, le limiteur PIN fournit relativement peu de limitation au signal RF haute puissance. Le signal RF traverse le limiteur PIN avec une faible atténuation pendant cette période de fuite. Ce temps transitoire est appelé temps de fuite des pics, après quoi une atténuation relativement élevée (limitation) est obtenue.

Ce fonctionnement des diodes PIN est obtenu lorsque les charges injectées ne sont pas retirées pendant le demi-cycle où la tension RF est inversée. Par conséquent, la périodicité du signal incident doit être très inférieure à la durée de transit des porteurs. En d'autres termes, la fréquence du signal incident doit être supérieure à une fréquence de coupure caractéristique de la diode PIN [26], [31].

Une faible fuite de pics, une fuite à plat, une perte d'insertion et une capacité de gestion élevée de la puissance sont les exigences clés des limiteurs à diode PIN. Les limiteurs de diodes PIN sont également capables de gérer des niveaux de puissance beaucoup plus élevés que ceux des autres limiteurs de diodes.

Les diodes silicium PIN sont encore largement utilisées en tant que composants clés dans les limiteurs et autres circuits de contrôle hyperfréquences [21], [58], [109], [143], [144]. Toutefois, l'absence de transistors hyperfréquences à base de Silicium de hautes performances rend difficile l'intégration monolithique des diodes silicium avec divers circuits micro-ondes. Pour cette raison, les diodes GaAs PIN ont été développées dans les années 1980 et 1990 [143]. Les diodes GaAs PIN présentent généralement des performances moins améliorées par rapport aux diodes Silicium. Récemment, les technologies des matériaux SiC et GaN ont suscité un vif

intérêt pour une utilisation dans les dispositifs de puissance hyperfréquences [145]–[148] en raison des tensions de claquage plus élevées et des bonnes conductivités thermiques. Leur application aux circuits de contrôles hyperfréquences est encore prometteuse [143], [149], [150].

Vu l'importance des diodes dans la fabrication et la conception des limiteurs de puissance, la section suivante sera consacrée à une étude des limiteurs de puissance à base des diodes PIN.

III.3.3.a) Etude des limiteurs à diodes PIN

La diode PIN présente une capacité inférieure pour une surface de section donnée par rapport aux autres conceptions de diodes, car les régions P et N (fortement dopées) sont séparées par la région I (intrinsèque), alors que dans les autres diodes, seule la région de déplétion sépare les deux régions fortement dopées. L'épaisseur de la région intrinsèque d'une diode PIN est généralement comprise entre 1 et 200 μm , alors que les régions de déplétion de la diode sont généralement inférieures à 2 μm .

Comme la capacité d'un condensateur à plaques parallèles est inversement proportionnelle à la distance de séparation des plaques chargées (représentées par les régions de charge P^+ et N^+), la diode PIN a une capacité par unité de surface à polarisation nulle nettement inférieure à celle d'une diode à jonction PN. Cette caractéristique permet à la diode PIN de présenter une réactance élevée lorsqu'elle est connectée en dérivation sur une ligne de transmission, et même à des fréquences hyperfréquences, la diode PIN produit une perte d'insertion faible. L'existence d'une zone intrinsèque fournit également plus de volume en comparaison avec une diode PN pour dissiper la chaleur des impulsions intenses.

La région intrinsèque modifie la relation courant-tension, par rapport aux autres diodes à porteuse minoritaire (par exemple, diode PN) ou à porteuse majoritaire (Schottky). Les diodes Varicap ont des distributions de porteuses similaires aux diodes minces PIN de la région intrinsèque. Pour cette raison, des diodes Varicaps ont été utilisées en tant que diodes de limiteur jusqu'à ce que le profil de dopage spécial du PIN ait été développé. Leenov [151] a étudié la configuration de la diode PIN et a déterminé que, à des fréquences inférieures au temps de transit inverse de la région intrinsèque, la diode se comporte comme un redresseur de courant avec une résistance en série faible. Aux très hautes fréquences, les distributions de charge sur les bords de la région intrinsèque oscillent avec la tension aux bornes appliquée; toutefois, les charges n'ayant pas le temps de transiter dans la région intrinsèque, le courant est principalement un courant de déplacement et l'impédance de la diode reste élevée. Bahl a rapporté dans [3] que Leenov a découvert que, lorsque la diode PIN est excitée par une onde sinusoïdale, la résistance de la zone intrinsèque de la diode est :

$$R_i = \frac{kT}{q\sqrt{\frac{D}{2\pi f}}} \left(\frac{w}{I_{RF}}\right) \Omega \quad (\text{III-1})$$

Avec :

- k : constante de Boltzmann (1.38×10^{-23} W. s/K)

- T : température en Kelvin
- q : charge élémentaire d'un électron ($1,6 \times 10^{-19}$ C)
- D : coefficient de diffusion ($15,6 \text{ cm}^2/\text{s}$ pour le silicium)
- I_{RF} : moyenne quadratique du courant RF traversant la diode en Ampère
- w : largeur de la zone intrinsèque en cm
- f : fréquence en GHz

Cette relation peut être simplifiée pour une diode silicium PIN dans une température normale de 25° comme suit :

$$R_i = \frac{w \sqrt{f}}{20 I_{RF}} \Omega \quad (\text{III-2})$$

La fréquence f est exprimée en GHz, w est exprimé en μm , I_{RF} est la moyenne quadratique du courant alternatif exprimée en Ampère.

L'impact de la présence d'un courant DC est exprimé par la formule suivante :

$$R_{DC} = \frac{W^2}{2\mu\tau I_0} \Omega \quad (\text{III-3})$$

Avec W exprimé en cm, μ est la mobilité moyenne des électrons et des trous positifs ($610 \text{ cm}^2/\text{V}\cdot\text{s}$ pour le silicium), τ est la durée de vie des charges exprimée en s (τ vaut 1 ns pour une diode PIN GaAs très mince à $10 \mu\text{s}$ pour une diode Si PIN large) et I_0 est le courant DC en A.

Pour une diode silicium, la formule ci-dessus se simplifie comme suit (w en μm et I_0 en Ampère):

$$R_{DC} = \frac{0.82 * w^2}{I_0} \Omega \quad (\text{III-4})$$

Les équations (III-2) et (III-4) montrent que l'impact du courant micro-onde sur la résistance de la zone intrinsèque est beaucoup plus faible par rapport à l'impact de la présence d'un courant DC. Pour cette raison, la sensibilité d'un limiteur de puissance à base de diode PIN est améliorée par l'ajout d'une diode redresseur de signal RF qui permettra de générer à partir du signal RF un courant DC.

III.3.3.b) Etude d'un limiteur diode PIN planaire

Parmi les divers limiteurs, un limiteur planaire avec diodes PIN est une option attrayante car ils permettent une intégration facile avec un récepteur et fournissent également une réponse en fréquence large bande.

La topologie typique d'un limiteur planaire est constituée d'une diode PIN et d'une inductance RF Choke, les deux étant en dérivation avec le chemin du signal principal. Dans la plupart des circuits limiteurs, des condensateurs de blocage du courant continu sont inclus à l'entrée et à la sortie du circuit. Le choix du design de la diode PIN est un compromis entre le niveau de puissance supporté et la vitesse de réponse de limiteur à des pulses puissants [100]. Pour s'affranchir de ce compromis et améliorer ce circuit, il est possible de considérer un limiteur à

deux étages de diodes PIN séparées par une ligne de transmission d'un quart de longueur d'onde [103]. La première diode PIN sert à la limitation première niveau et supporte des hauts signaux, tandis que la seconde diode sert à la limitation fine ou de raffinement et présente une réponse rapide aux impulsions [33]. En conséquence, la première diode est choisie avec une zone intrinsèque plus large tandis que la deuxième diode PIN est choisie avec une région intrinsèque plus mince.

La figure III-13 ci-dessous décrit un limiteur PIN à un étage. Le condensateur est un bloc du courant continu et l'inductance est une inductance RF Choke qui fournit un chemin de courant continu pour la diode PIN. Les résistances à la source et à la charge sont à 50Ω .




Figure III-13. Limiteur diode PIN à deux étages

Dans la suite de cette section, nous étudions la réponse d'un limiteur de puissance à un étage diode PIN.

En supposant un état stable et $\omega RC \gg 1$, le circuit de la figure III-14(a) peut être simplifié à celui illustré à la Figure III-14(b).




Figure III-14. (a) Circuit équivalent d'un limiteur à un étage, (b) circuit équivalent simplifié avec une source de courant

En plus, la diode peut être modélisée en haut signal comme suit :




Figure III-15. Modèle d'une diode PIN en grand signal [152]

Dans un circuit constitué uniquement d'une source générant une tension sinusoïdale d'amplitude E_p ($E_s(t) = E_p \sin(\omega t)$) et d'une charge de résistance R_L . La puissance maximale délivrée (P_d) par la source est obtenue lorsque la source et la charge ont la même résistance (i.e.: $R_s = R_L = Z_0$). Par conséquent, la puissance P_d est exprimée en fonction de E_p et I_p (amplitude du courant traversant la source) par l'équation suivante:

$$P_d = \frac{(E_p - Z_0 I_p) I_p}{2} \quad (\text{III-5})$$

Or $I_p = \frac{E_p}{2Z_0}$, par conséquent E_p est exprimée en fonction de la puissance maximale disponible (P_d) comme suit :

$$E_p = \sqrt{8Z_0 * P_d} \quad (\text{III-6})$$

Lorsque, sur la figure III-14(b), la diode PIN est remplacée par R_F , la tension alternative $V_a(t)$ appliquée aux bornes de la résistance R_F de la diode et la tension de sortie V_o sont données par :

$$V_a(t) = I_s(t) \frac{Z_0 * R_F}{Z_0 + R_F} \quad (\text{III-7})$$

$$V_o(t) = V_D + V_a(t) \quad (\text{III-8})$$

Pendant le demi-cycle positif du signal RF appliqué sur la diode PIN, il y a une chute de tension continue $V_D = 0,6$ à $0,7$ V sur la diode. Dans ce cas, la diode PIN est à l'état passant et des charges commencent à se stocker dans la capacité de jonction de la diode. La charge maximale stockée, Q_{max} , survient pendant le demi-cycle positif.

Pendant un temps très court dt du demi-cycle positif, la charge stockée sur la diode est exprimée par $dq = I_s(t) dt$.

Par conséquent pendant une demi-période $T/2$ la somme des charges stockées sur la diode est donnée par l'équation ci-dessous :

$$Q_{max} = \int_0^{T/2} I_p * \sin(\omega t) dt = \frac{2 * I_p}{\omega} \quad (\text{III-9})$$

Le courant DC équivalent à ces charges stockées est égal à leurs charges divisées par leur durée de vie soit:

$$I_F = \frac{q(t)}{\tau} \quad (\text{III-10})$$

La résistance série totale R_F de la diode PIN est exprimée sous la forme suivante:

$$R_F(t) = R_i(t) + R_s \quad (\text{III-11})$$

Où $R_i(t)$ est la résistance de la diode PIN qui dépend du courant R_F donnée par l'équation (III-2) et R_s est la résistance de contact totale.

Pendant le demi-cycle négatif, La charge stockée sur la zone intrinsèque commence à se décharger; cependant, la tension suit toujours l'équation (III-8) jusqu'à ce que la charge stockée soit complètement déchargée. La décharge complète a lieu vers la fin de la période. Le circuit devient alors un simple circuit résonnant parallèle à faible facteur Q après décharge complète.

III.3.3.c) Atténuation provoquée par une diode PIN

Garver [8] utilise l'expression de R_F dans l'équation (III-11) pour montrer que l'atténuation fournie par une seule diode sur une ligne de transmission est :

$$A = 10 \times \log\left(\frac{(e/kT)^2 D Z_o}{8 \times 10^{-8} \pi} \left(\frac{P_i}{f \times W^2}\right)\right) \quad (\text{III-12})$$

Cette équation montre que l'atténuation est proportionnelle au $\log(1/fw^2)$. Aux fréquences plus élevées, la largeur w doit être réduite, ce qui entraîne une capacité shunt par unité de surface plus élevée pour la diode et une atténuation plus faible du niveau de puissance ou de la largeur de bande. La réduction de la section diode peut compenser cet effet. Brown [4] a montré que l'épaisseur du dispositif devait être inférieure à environ 25 μm à 0,1GHz et 2,5 μm à 10 GHz afin d'éviter les fuites de pointes élevées et l'absorption de puissance élevée pendant le passage de l'état haute impédance à l'état basse impédance et faible perte d'insertion à faible niveau de signal.

III.3.3.d) Puissance de fuite de PIC et puissance plate

La fuite de PIC est la puissance momentanée qui passe à travers le limiteur avant la chute de l'impédance de la diode, transmettant ainsi la puissance incidente vers la source. Après cette période transitoire, la puissance restant est une puissance plate. Cette puissance de fuite de PIC sera présentée selon les expressions rapprochées rapportée par les études de Yang et al. [143].

III.3.3.e) Puissance de pic de fuite

La puissance de pic de fuite P_{SL} est donnée par l'équation (III-13) suivante [143]

$$P_{SL} = P_{FL} + \frac{\sqrt{\pi V_p V_d}}{Z_o} V_d \quad (\text{III-13})$$

Où :

- P_{FL} est la puissance plate (formule sera donnée dans l'équation (III-14))
- V_d est la tension sur les bornes de la diode. V_p est la tension maximale du signal CW.

III.3.3.f) Puissance plate

La puissance plate est donnée pour les deux types de signaux : signaux CW et signal de pulsation.

Pour un signal CW, l'équation ci-dessous donne la puissance plate P_{FL} en fonction de l'amplitude du courant I_p et l'impédance caractéristique de la ligne.

$$P_{FL} = \frac{(Re I_p)^2}{2Z_0} \quad (III-14)$$

Avec R_e est une résistance fictive équivalente à la moyenne de la résistance de la zone intrinsèque + les résistances séries de la diode.

$$R_e = \pi\sqrt{2/3}[R_i + R_s] \quad (III-15)$$

Ici R_i correspond à la résistance lorsque la zone intrinsèque atteint la charge Q_{max} à partir de l'équation (III-1).

Pour un signal de pulse, la puissance plate est donnée par la formule suivante :

$$P_{FL} = \frac{(Vd)^2}{Z_0} + \frac{\sqrt{\pi V_p V d}}{Z_0} V d \quad (III-16)$$

III.3.3.g) Mise en étage des limiteurs à diodes PIN

Un circuit limiteur à deux étages est illustré à la figure III-16. La diode PIN limiteur à la sortie, est la diode avec une couche I plus mince, sélectionnée de sorte que le niveau de seuil du circuit soit suffisamment bas pour protéger le reste des composants du récepteur.




Figure III-16. Limiteur à deux étages séparés par un quart d'onde

La diode limiteur à l'entrée a une couche I plus épaisse pour plusieurs raisons. Le diamètre de la couche P peut être plus grand pour une diode avec une couche I plus épaisse tout en maintenant une valeur de capacité qui produit une faible perte d'insertion dans des conditions

de faible signal d'entrée. Cela produit une résistance en série de diodes qui est souvent plus petite que celle de la diode de nettoyage, de sorte que l'isolation du limiteur à l'entrée peut être plus grande que celle du limiteur à la sortie.

Le placement de ces étages les unes par rapport aux autres est important. Le limiteur à l'entrée du circuit est normalement placé à un quart d'onde ($\lambda / 4$) de longueur, ou un multiple impair d'un quart de longueur d'onde, du limiteur à la sortie vers la source de signal.

Dans des conditions de faible signal, les deux diodes sont dans leur état d'impédance élevée, de sorte que la perte d'insertion totale produite est le résultat de la capacité de chaque diode et de la faible perte de désadaptation qu'elles créent.

A l'arrivée d'un signal RF de haute puissance, les deux diodes sont initialement dans leur état de haute impédance. Par conséquent, pendant une période très brève, toute l'amplitude du signal d'entrée, moins la petite perte d'insertion, se propage au-delà du limiteur. L'impédance du limiteur à la sortie change en premier, puisque le temps de transit du porteur à travers sa couche I plus mince est inférieur à celui de la diode d'entrée. Ceci établit une onde stationnaire sur la ligne de transmission, avec un minimum de tension à l'étage de nettoyage à basse impédance. Etant donné que l'étage limiteur à l'entrée est espacé de $\lambda / 4$, un maximum de tension se produit à travers cet étage. Cette tension élevée force l'impédance de la diode d'entrée à diminuer. Par conséquent, l'impédance inférieure de la diode produit finalement la majorité de la limitation globale qui a lieu, tandis que le limiteur à la sortie détermine le niveau du seuil et le temps de réponse du circuit limiteur

III.3.4 Limiteurs des commutateurs FET

Les dispositifs disponibles dans les technologies MMIC peuvent facilement être intégrés pour réaliser des limiteurs de niveau de puissance modéré. Les dispositifs de commutation constituent une autre classe de limiteurs [26, 37, 38, 45]. La figure III-17 montre une configuration de base d'un limiteur de commutateur FET shunté avec un circuit de polarisation.




Figure III-17. Structure de base d'un limiteur à base de FET

Le transistor est polarisé pour qu'il soit en état OFF. Aux faibles niveaux de puissance, la voie de transmission présente une atténuation minimale. Lorsque le niveau de puissance augmente et dépasse le niveau de seuil, le FET est à l'état ON et la puissance incidente est réfléchiée en raison de la faible impédance du périphérique.

Le réseau de résistances à diviseur de tension contrôle la tension dynamique de la grille et permet à la tension RF de la grille d'être symétrique entre les bornes de la source et du drain. En fonction de la tension de pincement du transistor FET, le niveau de seuil est compris entre

10 et 15 dBm pour les transistors à faible pincement (1,5–2 V) et 20–25 dBm pour les transistors à fort pincement (4–5 V) [3].

Une version améliorée du limiteur de commutateur FET est illustrée à la figure III-18. Il utilise des composants supplémentaires tels que des diodes de détection et des diodes Schottky montées en position tête-bêche à la sortie.




Figure III-18. Structure améliorée d'un limiteur FET avec diode détecteur [106]

Lorsque le transistor est à l'état OFF, l'inducteur série forme un réseau π avec des condensateurs de périphérie et adapte la ligne à l'impédance de 50 Ω . Dans ce cas, au-dessus du niveau de seuil, les diodes du détecteur mettent le commutateur en conduction pendant les cycles positifs et négatifs du signal RF, ce qui entraîne un écrêtage du signal. Les diodes Schottky fournissent en outre un écrêtage du signal et un niveau de fuite de 10 à 15 dBm. De tels limiteurs ont été prouvés jusqu'à plusieurs centaines de watts de signaux pulsés. En raison de l'amélioration des limiteurs de diodes Schottky, les limiteurs de commutation FET ne sont pas couramment utilisés [3].

III.3.5 Limiteurs à base d'amplificateurs FET

Dans les systèmes électroniques militaires EW (Electronic Warfare), le niveau du signal reçu par un émetteur ennemi peut être aussi bas que -80 dBm et les niveaux de rayonnement des émetteurs amis peuvent être aussi élevés que 30 dBm. La conception des composants de traitement du signal pour les systèmes de support militaire (téléguidage par exemple) et de contre-mesures électroniques pose un grand défi à une telle gamme dynamique de niveaux de signal. Dans de tels systèmes, une fonction de compression du signal sophistiquée est nécessaire pour réduire l'amplitude du signal à une plage dynamique stable. Cette caractéristique est réalisée en utilisant un amplificateur à sortie limitée [3].

Les amplificateurs de limitation sont largement utilisés dans les systèmes EW pour convertir un signal d'entrée d'amplitude variable en un signal de sortie de niveau presque constant. Etant donné que le niveau d'entrée peut varier sur une large plage (par exemple 50 à 70 dB), le gain d'amplification pour les petits signaux doit être important pour fournir la puissance de sortie souhaitée. Les applications des amplificateurs de limitation comprennent les récepteurs IFM (Mesure instantanée des fréquences), les mémoires RF analogiques et les mémoires RF numériques.

Cette classe de circuits limiteurs est basée sur la saturation en puissance de sortie d'un amplificateur à transistor de classe A [5]. Un amplificateur de classe A reproduit un duplicata

du signal à l'entrée tant que le niveau de signal d'entrée est inférieur au niveau de saturation de l'amplificateur. Lorsque la puissance d'entrée augmente au-dessus du niveau de puissance supporté par l'amplificateur, la puissance de sortie commence à se comprimer fortement et une saturation se produit. Aucune puissance de sortie n'augmente avec l'augmentation de la puissance d'entrée.

Plusieurs amplificateurs limiteurs utilisant des diodes Schottky GaAs et MESFET pour des applications IFM (Mesure instantanée des fréquences : Instantaneous Frequency Measurement) ont été rapportés dans la littérature [153]–[156]. Ils comprenaient des limiteurs à l'entrée suivi d'amplificateurs à plusieurs étages. Dans les limiteurs, les diodes Schottky étaient polarisées pour ajuster la puissance de seuil d'entrée. Dans les amplificateurs, les transistors étaient polarisés pour fonctionner en mode linéaire.

Les FET simple grille et double grille ont été utilisés pour la réalisation de limiteurs d'amplificateur FET. La plupart des limiteurs d'amplificateurs FET ont été développés pour les récepteurs de mesure de fréquence instantanée [153], [157].

III.4 Structures récentes

L'objectif de cette section est de donner une vision sur les tendances des recherches et publications scientifiques menés au sujet des limiteurs des puissances durant la dernière décennie.

L'analyse des publications et sujets de recherche depuis 2010 permet de distinguer deux tendances principales :

- Modélisation des composants utilisés dans les limiteurs de puissance pour faciliter la conception et l'optimisation des performances de limiteurs de puissance classiques comme la largeur de bande et le niveau de puissance supporté, les pertes de fuite et capacités thermiques.
- Utilisation des circuits intégrés monolithiques MMIC pour réalisation de plus d'intégration des limiteurs dans les circuits à protéger.
- Tests de nouvelles solutions de limiteur de puissances à base de métamatériaux et circuit MEMS.

III.4.1 Modélisation et optimisation des composants de limiteurs de puissance

Les articles publiés entre 2008 et 2018 ont étudié les performances des limiteurs de puissance en fonction des caractéristiques des diodes PIN et des optimisations possibles pour les réaliser. Des études se sont penchées sur la modélisation des diodes PIN pour la conception et la fabrication des diodes PIN adaptées aux besoins des fabricants des composants sensibles (LNA...). d'autres articles se sont intéressés à la réalisation des limiteurs de puissance à base des diodes PIN SiC et GaN [143].

Yuchenko a étudié la possibilité de diminuer le niveau de puissance plate d'un limiteur à base de diodes PIN en variant une tension de polarisation. Les circuits intégrés des limiteurs de puissance basés sur des diodes PIN sont utilisés pour la protection des amplificateurs faible bruit acceptant des puissances maximales de 20 dBm. En effet, le niveau de puissance d'entrée des amplificateurs TriQuint est entre 20 et 23 dBm mais le niveau de puissance maximale permis par d'autres fabricants (Mimix Broadband et RFMD) ne dépasse pas 10 à 12 dBm [158]. L'usage d'une tension de polarisation permet de modifier la puissance seuil d'activation de la limitation afin de s'adapter aux amplificateurs du marché.

Z. Y. Xin, S. X. Han, Y. L. Luo, L. Xu, J. He ont publié en 2013 [159] les résultats de la réalisation d'un limiteur de puissance à base de diode PIN en utilisant un circuit LC à la place d'une ligne quart d'ondes afin d'optimiser la taille du circuit. Le circuit réalisé est présenté sur la figure III-19. Ce circuit fonctionne sur les fréquences de 200 à 800 MHz et permet une isolation en haute puissance de 29 dB.




Figure III-19. (a) Schéma d'un limiteur compact avec un réseau LC (b) limiteur réalisé comparé avec une ligne quart d'onde [159]

III.4.2 Utilisation des circuits intégrés monolithiques :

Depuis plusieurs années, nous assistons à un développement très rapide des systèmes électroniques grand public (téléphonie cellulaire, wifi, télévision par satellite, télévision numérique terrestre, sensor, internet des objets...). La concurrence pousse les fabricants à trouver sans cesse de nouvelles solutions permettant d'augmenter les performances des appareils tout en diminuant leurs coûts et leurs tailles. Dans ce contexte, les circuits intégrés monolithiques micro-ondes sont devenus incontournables (réduction de la taille, du poids, augmentation de la fiabilité et réduction de la consommation des composants).

Un circuit intégré hyperfréquence monolithique, ou MMIC, est un type de dispositif à circuit intégré (CI) fonctionnant dans la bande des hyperfréquences (300 MHz à 300 GHz). Ces dispositifs remplissent généralement des fonctions telles que le mixage hyperfréquence, l'amplification de puissance, l'amplification à faible bruit et la commutation haute fréquence [160]. Les entrées et les sorties des périphériques MMIC sont généralement adaptées à une impédance caractéristique de 50 Ohms. Cela les rend plus faciles à utiliser, car la mise en cascade de MMIC ne nécessite pas un réseau d'adaptation externe.

Les circuits MMIC présentent des petites dimensions (environ 1 mm^2 à 10 mm^2) et peuvent être produits en série, ce qui a permis la prolifération de dispositifs haute fréquence [161]. Les MMIC ont été fabriqués à l'origine en utilisant de l'Arséniure de Gallium (GaAs) [5], [160]. Il présente deux avantages fondamentaux par rapport au silicium (Si), composant traditionnel pour la réalisation de circuits intégrés:

- La mobilité des électrons dans le GaAs est environ 6 fois plus rapide en comparaison avec la vitesse dans le Silicium. Cette caractéristique permet de fabriquer des transistors plus rapides en GaAs.
- La résistivité et l'isolation permises par le GaAs est plus importantes de celles d'un substrat Silicium.

Ces deux facteurs favorisent l'utilisation des circuits à base de GaAs en haute fréquence.

Structures récentes de limiteurs monolithiques

Plusieurs publications enregistrées entre 2008 et 2018 proposent des structures de limiteurs de puissance en se basant sur la technologie MMIC. Ci-après des exemples de structures proposées :

Ali Medi et Parisa Mahmoudi Daryan ont présenté dans [144] une procédure de conception d'un limiteur à base de diodes Schottky antiparallèles intégrées avec un amplificateur à faible bruit (LNA). Le nombre optimal d'étages limiteur, la taille et le nombre de diodes dans chaque étage, la largeur de la ligne de transmission et les considérations de conception pour le transistor d'entrée du LNA sont discutés en détail. La solution présentée sur la figure III-20(a) et III-21(a) est une structure de limiteur à diodes Schottky monolithique intégrée.

Pour améliorer la gestion de la puissance du limiteur avec un impact minimal sur le facteur de bruit global (NF), une nouvelle structure de limiteur est proposée comme présentée sur les figures III-20(b) et III-21(b) dans laquelle les transistors sont utilisés.




Figure III-20. (a) Schéma d'un limiteur à diode Schottky (b) Schéma d'un limiteur à base des transistors [144]




Figure III-21.(a) limiteur à base des diodes Schottky (b) limiteur à base des transistors [144]

Les méthodologies développées sont utilisées pour concevoir et fabriquer un LNA limiteur à base de diodes et de transistors dans un processus pHEMT AlGaAs/InGaAs de $0,1\mu\text{m}$. Les résultats de mesure montrent que le limiteur à base de diode tolère une puissance d'entrée d'onde continue (CW) jusqu'à 2 W sans défaillance, tandis que le limiteur LNA à transistor est capable de gérer une puissance d'entrée CW à 5 W.

III.4.3 Tests de nouvelles solutions de limiteurs de puissance

III.4.3.1 Limiteurs de puissance à base de transistors MESFET

L'article [162] présente un limiteur basé sur des transistors MESFET fonctionnant à des niveaux de puissance allant jusqu'à 40 dBm (10 watts), avec une largeur d'impulsion de 100 microsecondes et un cycle de fonctionnement de 25% tout en fournissant un niveau de fuite de moins de 250 milliwatts. La perte d'insertion et de bruit sont inférieures à 0,8 dB sur une bande passante de 4 à 10 GHz.

La structure de base utilise deux transistors séries shuntés sur une ligne de transmission et activés sur leurs grilles par un réseau de diode détecteur. La figure III-22 illustre le circuit proposé.




Figure III-22. Structure d'un limiteur MESFET à deux stages[162]

III.4.3.2 Limiteurs de puissance à base de MEMS

Les composants à base de RF MEMS a fait l'objet d'intérêt croissant pour la réalisation des circuits de contrôle hyperfréquences comme les commutateurs, les déphaseurs et les limiteurs de puissances. Il est possible de modifier l'impédance de composant MEMS en lui appliquant une tension à ces bornes. Cette propriété est exploitée pour concevoir les limiteurs de puissance.

Dans l'article « Tunable RF MEMS-Based Frequency-Dependent Power Limiter » [131], l'auteur propose une nouvelle approche des limiteurs de puissance dépendants de la fréquence (FDPL). Les commutateurs de systèmes micro électromécaniques RF (MEMS) sont intégrés à des filtres passe-bande pour former un limiteur de puissance, dans lequel la puissance de sortie RF est limitée à des niveaux spécifiques, en fonction des bandes de fréquence.

Le limiteur atténue le signal haute puissance uniquement dans la bande passante du filtre intégré. La conception du limiteur de puissance proposé est étendue pour permettre une limitation de la puissance pour différentes bandes de fréquence.

Les résultats mesurés pour un circuit FDPL démontrent que le niveau de puissance limite peut être contrôlé en ajustant la polarisation en courant continu des commutateurs MEMS. Les interrupteurs à commande électrostatique disponibles dans le commerce, OMRON et Radant, sont utilisés pour la réalisation du FDPL. De plus, un filtre accordable à base de Varicap est conçu et implémenté dans des circuits FDPL. La figure III-23 présente la structure proposée.




Figure III-23. Limiteur fabriqué à base de RF MEMS[131]

III.5 Limiteurs volumiques

Comme mentionné dans le chapitre I traitant les atténuateurs, la réalisation de l'atténuation sur un guide volumique consiste à introduire une perturbation dans le guide. Cette perturbation peut être une résistance absorbante ou un changement de la section transverse. Identiquement, La réalisation des limiteurs de puissance dans les guides d'ondes volumiques consiste à créer une perturbation de l'onde électromagnétique en insérant des iris ou des tiges métalliques qui peuvent obstruer la transmission de l'onde électromagnétique et perturber la fréquence de résonance du guide d'onde ou absorber une partie de l'énergie transmise sur le guide. Plusieurs articles scientifiques utilisent les iris combinés avec des diodes PIN ou des diodes Schottky pour proposer des limiteurs de puissance [163]–[166].

Ci-dessous une description de ces deux méthodes ainsi que des exemples de réalisations pratiques.

III.5.1 Limiteur réalisé par IRIS de guide d'ondes :

L'iris du guide d'ondes est une obstruction métallique à l'intérieur du guide d'ondes qui fournit un élément capacitif ou inductif. Un iris de guide d'onde remplace une capacité ou une inductance de shunt à travers le guide d'onde et elle est directement proportionnelle à la taille de l'iris de guide d'onde.



Figure III-24. Iris dans un guide d'onde

Un iris de guide d'onde inductif est placé dans le champ magnétique, et un iris de guide d'onde capacitif est placé dans le champ électrique. Une combinaison des iris du guide d'onde dans les plans E et H peut être utilisée pour fournir à la fois une réactance inductive et capacitive. Ainsi, cet élément est en mesure de fournir la contrepartie nécessaire de l'impédance caractéristique du guide d'ondes. À la résonance, l'iris est équivalent à un shunt à haute impédance.

III.5.2 Exemple 1 de limiteur à base d'IRIS dans les guides d'ondes

Sur la figure III-25, les iris insérés prennent des formes déjà exploitées pour réaliser des filtres comme les formes H et C.




Figure III-25. des iris de forme H et C [167]

Selon la théorie de Bethe [168] de la diffraction par petits trous, quand une onde transversale électromagnétique est incidente sur une ouverture circulaire dont le diamètre est beaucoup plus petit que la longueur d'onde, la puissance transmise à travers la petite ouverture est proportionnelle à la surface du trou. Une étude plus récente [167] confirme cette théorie et calcule le rapport entre la puissance incidente et la puissance transmise sur une ouverture de forme H, C comme suit :

$$P_t(w.m^{-2}) = P_i(w.m^{-2}) \cdot \frac{2G}{4\pi} \lambda^2 \quad (\text{III-17})$$

Avec G est le gain de l'ouverture (approximativement 1,5, 2 ou 3 pour les deux formes d'ouverture H, C).

Jun-Seo Park et al. ont proposé dans [165] un limiteur de puissance volumique basé sur l'utilisation des iris de forme H comme représenté sur la figure III-26.




Figure III-26. Géométrie d'un guide d'ondes avec des iris H implémentés à l'intérieur du guide rectangulaire [165]

Pour obtenir le circuit limiteur souhaité, les patches E et F sont reliés par une diode PIN de type Skyworks CLA4006 (Figure III-27(a)). Les patches métalliques C et E et les patches métalliques F et D sont reliés par une inductance RF Choke (figure III-27(b) et figure III-27(c)).




Figure III-27. Iris limiteur de puissance avec diode PIN (a) vue de face (b) vue d'arrière (c) Inductance RF choke [165]

En présence de haute puissance, la diode PIN passera à l'état ON et permet de court-circuiter les zones E et F et par conséquent l'iris ressemblera à une ouverture de forme H telle que décrit sur la figure III-28 (C et D sont isolés en haute fréquence grâce à la présence de l'inductance RF Choke).

Pour augmenter le niveau d'isolation fourni par ce limiteur, il est possible de considérer un limiteur à deux étages comme représenté sur la figure 106.




Figure III-28. Limiteur à deux étages proposé par [165]

La figure III-29 représente la réponse du système en petits signaux (simulation et résultats de mesure des paramètres S_{11} et S_{21}). Le taux d'isolation en grand signal atteint 25.5 dB.




Figure III-29. Résultats des simulation et des mesures des paramètres S_{11} et S_{21} [165]

Young-Ki Cho et al. proposent dans [163] une réduction de la longueur de ce limiteur en insérant un iris de forme L pour réduire la longueur $\lambda_g/4$ à $\lambda_g/12$ (Figure III-30). Cet iris est un inverseur qui permettra de réduire la longueur du limiteur de 67% [163].




Figure III-30. Limiteur de puissance avec un inverseur de forme L pour remplacer le tronçon $\lambda_g/4$ [163]

III.5.3 Exemple 2 de limiteur à base de décharge électrique sur un IRIS.

L'idée de base de la méthode proposée dans [169] est basée sur le rejet des signaux incidents de forte puissance avec décharge du champ électrique entre deux plaques métalliques d'un iris de guides d'ondes. La figure III-31(a) présente l'iris en fonctionnement normale et son équivalent (figure III-31(b)) lorsque la décharge électrique survient.




Figure III-31. Structure de guide d'onde par décharge électrique (a) deux iris séparés (b) les deux iris shuntés lors de décharge[169]

En mode haute puissance, lorsque le filtre fait face à un signal incident haute puissance, il peut être raccourci par une décharge électrique comme indiqué à la figure III-31(b). Dans ce cas, la fréquence de coupure du guide d'ondes augmenterait. Par conséquent, le signal d'entrée ne peut pas traverser le protecteur du récepteur. Le seuil de tension de décharge dans le vide est de 3 kV/mm. Afin de diminuer cette tension, l'intérieur du guide d'ondes peut être rempli par un gaz Argon ou Néon. La fréquence de coupure d'un guide d'ondes WR-90 est 6,5 GHz [4]. avec la présence d'iris court-circuité, la fréquence de coupure devient 14,3GHz [169]. Par conséquent, Ce limiteur de puissance peut être utilisé pour fonctionner sur la bande [6.5, 14.3] GHz. Le limiteur fabriqué est illustré sur la figure III-32.




Figure III-32. Limiteur volumique à base de décharge électrique[169]

III.5.4 Limiteur réalisé par une tige de guide d'ondes

Une tige métallique ou une vis peut également être utilisée pour donner un effet similaire à un iris.

Pour rendre la tige inductive, elle doit s'étendre à travers le guide d'ondes en faisant complètement contact avec les côtés supérieurs et inférieurs. Pour une réactance capacitive, la tige ne doit s'étendre qu'en partie. Lorsqu'une vis est utilisée, le niveau peut être modifié pour ajuster le guide d'ondes aux bonnes conditions.

Les tiges métalliques dans les guides d'ondes sont utilisées principalement pour réaliser des filtres [170]. Pour les utiliser dans les limiteurs de puissance, les filtres réalisés par les tiges métalliques doivent être ajustables. Cet ajustement est possible par :

- L'utilisation des diodes PIN ou Schottky pour relier la tige à la paroi du guide d'ondes. Dans le cas d'utilisation de deux tiges, les diodes permettent de relier les deux tiges. Lorsqu'un signal ayant un niveau de puissance prédéterminé est émis vers le récepteur, le dispositif à semi-conducteur passe à l'état ON en provoquant ainsi un court-circuit électrique à travers le guide d'onde. La conduction des diodes PIN désaccorde le filtre pour atténuer sensiblement les signaux qui le traversent en direction du récepteur.
- L'utilisation de deux tiges contraposées et rapprochées entre elles est pour permettre une décharge électrique en cas d'incidence d'une onde très puissante. La décharge électrique crée un court-circuit à travers le guide d'onde.

La figure III-33 illustre une structure de tige limiteur insérée dans un guide d'onde [171]. La diode PIN est montée avec une inductance RF Choke, fixée entre deux structures de bossage (vis de guidage) à l'intérieur de la paroi du guide d'onde.




Figure III-33. Construction d'un limiteur de guide d'ondes à une tige [171]

Dans l'article [166], le limiteur de puissance proposé est composé de trois étages de limiteur de puissance. Chaque étage est formé d'une tige métallique shuntée avec une diode PIN comme illustré sur la figure III-34.

Des iris sont introduits à l'entrée et à la sortie du limiteur afin de réaliser l'adaptation d'impédance et éviter les réflexions d'ondes électromagnétiques vers la source ou la charge. Ce limiteur fonctionne dans la bande 2.7-2.86 GHz.




Figure III-34. Limiteur de puissance proposé par [76]

Conclusion du chapitre

Dans ce chapitre nous avons présenté l'état de l'art des limiteurs de puissance. Tout d'abord la théorie des limiteurs de puissance a été dressée en précisant le mode de fonctionnement de ces circuits et leurs caractéristiques principales. Ensuite nous avons présenté les solutions technologiques permettant de réaliser les limiteurs de puissance. Vu l'importance des solutions à base des semi-conducteurs, nous avons présenté les différentes solutions existantes sur le marché et nous avons également donné des exemples récents des structures proposées dans des publications récentes. Nous avons conclu ce chapitre par une présentation des limiteurs de puissance dans les guides d'ondes volumiques. Cette étude nous permettra de proposer de nouvelles structures de limiteurs de puissance en technologie planaire qui seront présentées dans le dernier chapitre de ce manuscrit.

Chapitre IV
Contribution à la simulation
et à la réalisation des
limiteurs de puissance

IV.1 Introduction

Dans ce chapitre, nous avons tous d'abord modélisé l'impact des caractéristiques d'une diode PIN insérée dans un circuit limiteur en termes de perte d'insertion et de taux de limitation. Une étude similaire est réalisée pour un limiteur à base de diodes Schottky.

En fin de ce chapitre, les contributions à la simulation et à la réalisation des limiteurs de puissance hyperfréquences planaires seront présentées et commentées.

IV.2 Modélisation des limiteurs à base de diodes PIN

IV.2.1 Perte d'insertion d'une diode PIN

La perte d'insertion est l'un des paramètres clés pour la sélection d'une diode PIN pour un limiteur. Elle représente les pertes des signaux causées par l'insertion du limiteur entre la source et la charge. Pour un circuit adapté, la perte d'insertion est définie par :

$$I_L = -20 \log_{10}|S_{21}| \text{ dB} \quad (\text{IV.1})$$

Le calcul de ce paramètre pour le circuit limiteur d'une diode PIN consiste à calculer la matrice des paramètres [S] pour un circuit où la diode PIN est insérée en forme de shunt. On remplace la diode par son schéma équivalent comme précisé sur la figure IV-1(a).

Pour les petits signaux, l'impédance de la diode PIN peut être approximée par une résistance en série avec une capacité [172], comme dans la Figure IV-1.

Le schéma équivalent de la diode est constitué des inductances et capacités parasites de packaging (L_p et C_p), de la résistance série R_s , de la capacité de la zone déplétée (C_I) et de la résistance variable R_I). Ce schéma peut être simplifié par une résistance en série R_s et une capacité C_R en fonction de la fréquence de fonctionnement. Cette fréquence est choisie assez grande par rapport à la fréquence de coupure de la diode. La figure IV-1(b) présente le schéma équivalent de la diode lorsqu'elle est insérée en parallèle à une ligne de transmission.




Figure IV- 1.(a) Schéma équivalent d'une diode PIN (b) Circuit équivalent d'une diode PIN en parallèle à une ligne de transmission

L'amélioration de la perte d'insertion peut être obtenue par un ajustement d'impédance de la ligne de transmission en série, qui peut être obtenu en insérant des inductances L_b , comme indiqué dans la Figure IV-1(b). Les inductances et le condensateur peuvent former la ligne de transmission localisée de l'impédance caractéristique Z_0 en choisissant l'inductance de manière à adapter le circuit à l'impédance de la source et de la charge.

En appliquant les relations de calcul de la matrice ABCD d'un circuit en T présenté dans l'annexe I, nous avons :

$$A = D = 1 + \frac{jL_b W}{R_s + \frac{1}{jC_R W}} \quad (\text{IV-2})$$

$$B = 2jL_b W + \frac{-L_b^2 W^2}{R_s + \frac{1}{jC_R W}} \quad (\text{IV-3})$$

$$C = \frac{1}{R_s + \frac{1}{jC_R W}} \quad (\text{IV-4})$$

Par conséquent, l'impédance caractéristique de ce circuit peut être obtenue par la formule suivante

$$Z_c^2 = \frac{B}{C} = \left(2jL_b W + \frac{-L_b^2 W^2}{R_s + \frac{1}{jC_R W}} \right) \left(R_s + \frac{1}{jC_R W} \right) \quad (\text{IV-5})$$

Soit après avoir effectué les calculs sur l'équation (IV-5), nous obtenons:

$$Z_c = 2 \frac{L_b}{C_R} \left(1 - \frac{L_b C_R W^2}{2} + jR_s C_R W \right) \quad (\text{IV-6})$$

Puisque $R_s C_R W \ll 1$, on peut simplifier l'équation (IV-6) comme suit :

$$Z_c^2 = 2 \frac{L_b}{C_R} - L_b^2 W^2 \quad (\text{IV-7})$$

L'équation (IV-7) peut être écrite sous forme d'une équation de deuxième degré avec L_b comme inconnue :

$$W^2 L_b^2 - (2/C_R) L_b + Z_c^2 = 0 \quad (\text{IV-8})$$

Pour retrouver L_b qui permet de réaliser l'adaptation du circuit (c'est-à-dire $Z_c^2 = Z_0^2$) il suffit de résoudre cette équation. Soit la solution suivante obtenue en considérant la solution positive de l'équation (IV-8):

$$L_b = \frac{1 - \sqrt{1 - (C_R W Z_0)^2}}{C_R W^2} \quad (\text{IV-9})$$

En appliquant la théorie des lignes de transmission [4], le calcul des paramètres de la ligne constituée de la diode PIN et de l'inductance d'adaptation, nous avons :

$$\gamma = \alpha + j\beta = \sqrt{(R + j\omega L)(G + j\omega C)} \quad (\text{IV-10})$$

Avec :

R: la résistance série de la ligne, cette résistance peut être négligée

L : l'inductance série de la ligne

G : la conductance de la diode

C : la capacité de la diode

α : Perte d'insertion

β : Vitesse de la phase

On peut supposer que la résistance série est négligeable par rapport à l'impédance jLW et la conductance équivalente de la diode G est négligeable par rapport à la susceptance jC_RW , l'équation (IV-10) peut être simplifiée comme suit [4] :

$$\gamma = jw\sqrt{LC} \sqrt{1 - j\left(\frac{R}{wL} + \frac{G}{wC}\right)} \quad (\text{IV-11})$$

Nous utiliserons donc les deux premiers termes de développement de la série de Taylor pour $\sqrt{1 - x} = 1 - \frac{x}{2}$ pour donner le premier terme réel d'ordre supérieur à γ :

$$\gamma = jw\sqrt{LC} \left(1 - \frac{j}{2}\left(\frac{R}{wL} + \frac{G}{wC}\right)\right) \quad (\text{IV-12})$$

Par conséquent, la partie réelle α et la partie imaginaire β sont exprimées en fonction de R, L, C et G comme suit :

$$\alpha = \frac{1}{2}\left(R\sqrt{\frac{C}{L}} + G\sqrt{\frac{L}{C}}\right) \quad (\text{IV-13})$$

$$\beta = w\sqrt{LC} \quad (\text{IV-14})$$

Il y a lieu de remarquer que $= \sqrt{\frac{L}{C}}$, par conséquent l'équation (IV-13) peut être écrite :

$$\alpha = \frac{1}{2}\left(\frac{R}{Z_0} + G Z_0\right) \quad (\text{IV-15})$$

Avec $R \cong 0$, et G est la partie réelle de l'impédance obtenue par la mise en série de R_F et C_R :

$$G = \text{Re}\left(\frac{1}{R_S + \frac{1}{jC_R\omega}}\right) = \frac{R_S (C_R\omega)^2}{1 + (R_S C_R\omega)^2} \quad (\text{IV-16})$$

En remplaçant G de l'équation (IV-14) par la formule en (IV-16) et tenant compte que $R \cong 0$, nous obtenons donc:

$$\alpha = \frac{1}{2} G Z_0 = \frac{1}{2} \frac{R_S (C_R \omega)^2}{1 + (R_S C_R \omega)^2} Z_0 \quad (IV-17)$$

La perte d'insertion (P_i) introduite par la diode PIN est égale à e^α . En écriture décibel la perte d'insertion s'exprime par :

$$P_i = 20 \log(e^\alpha) = 20 \times \log(e) \times \alpha \quad (IV-18)$$

$$P_i = 4.343 \times \frac{R_S (C_R \omega)^2}{1 + (R_S C_R \omega)^2} Z_0 \text{ dB} \quad (IV-19)$$

Le rapport de puissance réfléchi par le circuit limiteur par rapport à la puissance incidente est donné par le paramètre S11 du circuit selon l'équation suivante:

$$S_{11} = \frac{\frac{B}{Z_0} - CZ_0}{2A + \frac{B}{Z_0} + CZ_0} = \frac{R_S + \frac{1}{j C_R \omega}}{R_S + \frac{1}{j C_R \omega} + jL\omega + Z_0} \quad (IV-20)$$

IV.2.2 Application numérique sur une diode HSMP-386x:

Nous prenons la diode PIN HSMP-386x dont le schéma équivalent est présenté dans la figure IV-1(a). Ce schéma est constitué d'une résistance série R_s et de la capacité de jonction C_j , et la résistance variable de la zone intrinsèque. Cette dernière résistance est exprimée en fonction du courant traversant la diode selon la formule de l'équation (IV-21) [172] ci-dessous:

$$R_j = \frac{12}{I_F^{0.9}} \text{ Ohm} \quad (IV-21)$$

D'après le schéma de la figure IV-1(b), l'impédance globale de la diode à la fréquence 2.45GHz, est donnée par la formule numérique suivante:

$$Z_d = R_s - j \frac{1}{C_R \omega} = 1.5 + \frac{R_j}{1 + (R_j C_j \omega)^2} - j R_j \frac{R_j C_j \omega}{1 + (R_j C_j \omega)^2} \quad (IV-22)$$

Le tableau ci-dessous présente la perte d'insertion introduit par la diode HSMP386 en fonction du courant de polarisation DC.

Tableau IV- 1. Perte d'insertion d'une diode PIN en fonction de courant DC

Courant DC de polarisation	R _j (Ohm)	R _s (Ohm)	C _{RW} (Ohm ⁻¹)	perte d'insertion (dB)
0,5	22,39	23,85	1,08	9,28
1	12,00	13,49	3,76	16,42
2	6,43	7,93	13,09	27,96
3	4,46	5,96	27,16	37,17
4	3,45	4,95	45,59	44,82
5	2,82	4,32	68,12	51,33
6	2,39	3,89	94,58	56,96
7	2,08	3,58	124,82	61,88
8	1,85	3,35	158,74	66,24
9	1,66	3,16	196,22	70,14
10	1,51	3,01	237,20	73,64

En petit signal, l'équation (IV-19) montre que la capacité de jonction présente le plus grand impact sur la perte d'insertion et l'adaptation du circuit. Sur cette base, lorsque nous sélectionnons le modèle de diode, si la perte d'insertion est un indice de référence important, la diode de faible capacité de jonction est sélectionnée pour garantir que la perte d'insertion due à la diode PIN est faible [173].

En grand signal, la capacité de jonction influence le taux de réflexion du limiteur (return loss), tandis que la résistance série introduit un impact minime sur le taux d'isolation du limiteur (plus R_S est petite, plus le taux d'isolation est important). Par contre, la largeur de la zone intrinsèque impacte fortement les performances haut signal du limiteur. En effet, la puissance du seuil d'activation du limiteur et le niveau d'isolation augmente avec l'augmentation de W. Par contre, le niveau de puissance supportée par le limiteur est inversement proportionnel à W [173]. Le temps de transit des charges influence la fréquence de fonctionnement de la diode. La fréquence de fonctionnement doit être au moins supérieur à 10/τ.

IV.3 Etude des limiteurs Diode Schottky

IV.3.1 Fonctionnement d'une diode Schottky dans un limiteur de puissance

Comme décrit dans le chapitre I, les exigences de base pour une diode Schottky sont liées à ses performances dans les états ON et OFF (c'est-à-dire, faible résistance et faible capacité, respectivement). Dans le cas d'une diode Schottky fonctionnant comme limiteur, à l'état ON, le composant doit refléter la majeure partie de la puissance incidente et pouvoir dissiper le reste. À l'état OFF, elle doit ressembler à une simple capacité ayant la valeur la plus faible possible et qui sera intégrée aux circuits correspondants sur une large bande passante. Étant donné que les circuits limiteurs à diodes Schottky utilisent des dispositifs antiparallèles, une tension de claquage inversée importante n'est pas nécessaire [3]. À partir du circuit équivalent illustré à la figure IV-2, dans de faibles conditions de signal (R_j est très grand), la diode ressemble à un réseau série RC avec une impédance de:

$$Z = R_s + \frac{1}{jC_j W} \quad (\text{IV-23})$$

Où C_j est la capacité de jonction à polarisation nulle. Cela ressemble à une capacité simple si $R_s C_j W \ll 1$. Cette condition s'exprime aussi par la relation: $f \ll f_c = \frac{1}{2\pi R_s C_j W}$ où f est la fréquence de fonctionnement.

Puisque f_c pour les diodes Schottky est dans la gamme des THz [174], les diodes peuvent être traitées comme de simples condensateurs pour les circuits adaptés de petit signal fonctionnant aux fréquences RF et hyperfréquences.




Figure IV- 2. Schéma équivalent d'une diode Schottky

Lorsque la diode fonctionne en tant que limiteur, le dispositif est polarisé en direct et son courant suit l'équation suivante [3]:

$$I = I_s \left[e^{\frac{q(V - I.R_s)}{nkT}} - 1 \right] \quad (\text{IV-24})$$

La puissance maximale pouvant être dissipée par la diode peut être limitée par la résistance thermique et la température maximale du canal (150°) du dispositif ou par le courant maximal pouvant être transporté par la longueur de la grille étroite de l'anode (valeur typique supportée est un courant continu maximal $2\text{mA}/\mu\text{m}$). Etant donné que $f_c \gg f$, la longueur de la grille des diodes peut être augmentée deux à trois fois pour gérer des courants plus élevés sans affecter les performances de la diode.

La résistance thermique des diodes à une ou plusieurs grilles peut être calculée à l'aide du modèle de Cooke [5], [175]. Comme la diode dissipe de la puissance pendant seulement la moitié du cycle RF, la puissance supportée peut être égale à deux fois la puissance nominale de chaque diode.

En résumé, les diodes Schottky pour les applications de limiteur doivent répondre aux exigences suivantes:

- Fréquence de coupure élevée $f_c (= 1/2\pi R_s C_{j0})$ afin d'avoir une faible perte d'insertion;

- Capacité à supporter le courant DC redressé pendant son activation comme limiteur de puissance;
- Résistance thermique pour supporter une élévation de température jusqu'à 125°C dans une température ambiante de 25°C.

IV.3.2 Analyse thermique d'un limiteur à diode Schottky

Un schéma d'un limiteur de diodes Schottky est présenté à la figure IV-3. Ici, les diodes sont supposées des composants idéaux. La capacité de jonction de la diode et sa résistance série, en petit signal, sont respectivement représentées par C_j et R_s . Aux niveaux de puissance élevés, les diodes s'activent et une fraction importante de la puissance incidente (selon le niveau de puissance) est renvoyée à la source. Cependant, en raison de R_s et de l'action du redressement des diodes Schottky, une fraction importante de la puissance incidente est absorbée par les diodes. Cette puissance absorbée augmente la température du canal et peut endommager les diodes.




Figure IV- 3. (a) Configuration du limiteur de puissance à diode Schottky, et (b) Modèle de circuit équivalent de la diode à petit signal.

Ainsi, les diodes doivent être conçues pour gérer cette puissance absorbée et le courant élevé les traversant. Si $R_G = R_L$, la puissance disponible P_a délivrée aux diodes est donnée par :

$$P_a = \frac{(V_G)^2}{4R_G} \quad (\text{IV-25})$$

Où V_G est la tension efficace appliquée sur la résistance source (générateur) R_G . Si I_d est le courant efficace traversant les diodes et que $R_G = 50 \Omega$, $V_G = 50I_d$ et l'équation (IV-25) devient :

$$P_a = \frac{50}{4} I_d^2 \quad (\text{IV-26})$$

On déduit que le courant efficace traversant la diode s'exprime par l'équation (IV-27):

$$I_d = \frac{\sqrt{2}}{5} \sqrt{P_a} \quad (\text{IV-27})$$

Pour un signal sinusoïdal continu (CW), l'amplitude crête du courant I_p qui traverse la diode sera:

$$I_p = \sqrt{2} I_d = \frac{2}{5} \sqrt{P_a} \quad (\text{IV-28})$$

Par conséquent, pour un fonctionnement en courant continu 10W, la diode doit être en mesure de faire passer un courant d'une valeur crête de 1,26 A sans défaillance. Cela signifie que le canal de la diode ainsi que sa structure physique doivent gérer ce courant.

La puissance absorbée par les diodes dans des conditions de signal élevé est due à l'action de redressement des diodes idéales et elle est donnée par $R_s \cdot I_d^2$ [3]. La puissance moyenne dissipée dans la diode sur un cycle est approximée par l'équation ci-dessous [3], [104] :

$$P_d = \frac{2\pi}{w} \left[\int_0^{\pi/w} (V_p I_p \sin(wt) + I_p^2 R_s \sin^2(wt)) dt \right] = \frac{1}{\pi} I_p V_p + \frac{1}{4} I_p^2 R_s \quad (\text{IV-29})$$

L'intégration est réalisée sur une moitié période ($T/2 = \pi/w$) car chaque diode Schottky ne conduit que sur un demi-cycle.

L'impact de la puissance P_d dissipée par la diode sur sa température est matérialisé par une augmentation de sa température ΔT exprimé par l'équation ci-dessous :

$$\Delta T = P_d * R_{th} \quad (\text{IV-30})$$

Où R_{th} est la résistance thermique de la diode. Considérons le niveau de puissance d'entrée

$P_a = 5 \text{ W}$ et $R_s = 1 \Omega$, la puissance totale dissipée P_d dans la diode de limitation est d'environ 0,31W. Si R_{th} est égal à 120°C/W , l'augmentation de la température de la jonction de la diode est calculée comme étant d'environ $37,2^\circ\text{C}$.

IV.4 Conception et validation des limiteurs de puissances

Au vue de l'étude théorique étalée sur le chapitre III, on présente dans ce chapitre cinq circuits limiteurs de puissance validés en simulation dont deux circuits ont été réalisés en laboratoire. Chaque circuit présenté a fait l'objet d'une publication ou communication dans des conférences scientifiques.

Les circuits limiteurs de puissance proposés se basent sur des structures planaires originales en utilisant des diodes PIN, des diodes Schottky et Transistor FET. Dans ce chapitre, les circuits suivants sont présentés :

- Circuit à base de diodes Schottky

- Circuit à base de diode PIN et diode Schottky
- Circuit à base de transistors FET

La validation en simulation a été réalisée en utilisant le logiciel ADS2009. Tant dis que la réalisation a été effectuée dans les laboratoires de micro-ondes de l'université de Cantabrie à Santander en Espagne.

L'originalité des contributions proposées consiste à utiliser de nouvelles structures de limiteurs de puissance basés sur la combinaison de l'atténuation par dissipation et par évanouissement du signal causé par le déphasage.

IV.4.1 Contribution 1 : circuit limiteur à base des diodes Schottky

Le but de cette contribution est de concevoir un limiteur de puissance planaire à faible coût qui sera inséré derrière un système Rectenna [99] pour le protéger des hautes puissances micro-ondes. Le limiteur de puissance est conçu sur un circuit microruban respectant les spécifications suivantes:

- Le circuit doit avoir une large bande de fréquence proche de 1GHz.
- Le limiteur de puissance doit avoir une grande sensibilité pour le niveau de puissance d'entrée.
- Le circuit doit fournir au moins une isolation de 15 dB lorsque la puissance reçue à l'entrée du limiteur atteint 30 dBm.

Le circuit limiteur de puissance micro-ondes large bande est validée en simulation à l'aide du logiciel ADS (Advanced Design System) d'Agilent technologies. Le circuit est construit sur des lignes de microruban en utilisant des diodes Schottky identiques à Zéro biais (sans polarisation). Les résultats de simulation obtenus permettent de valider le circuit avec un seuil de puissance d'entrée de 0 dBm jusqu'à une puissance d'entrée maximale de 30 dBm. Le limiteur de puissance est conçu en associant 3 diodes Schottky en 3 étapes.

IV.4.1.1 Diodes Schottky en position antiparallèle

IV.4.1.2 Approche de conception

Habituellement, les limiteurs de puissance exploitent la fonctionnalité de la variation d'impédance de la diode en fonction du courant électrique. Ainsi, la diode utilisée pour limiter la puissance est insérée dans le circuit de façon antiparallèle entre la ligne de transmission et la masse. Lorsque la puissance augmente, l'impédance de la diode diminue, et commence à absorber une partie de la puissance reçue.

Un tel circuit nécessite une tension de polarisation qui permet aux transistors diode/MESFET de passer à l'état ON. La mise en œuvre d'une tension de polarisation dans un circuit micro-ondes n'est pas facile. Il existe donc deux solutions pour se passer de l'alimentation électrique en choisissant des diodes à polarisation nulle [8], [13]:

- En utilisant deux diodes parallèles avec un RF Choke agissant comme chemin de retour DC et comme circuit ouvert pour le signal incident RF comme illustré sur la figure IV-4.




Figure IV- 4. Diodes parallèles avec un RF Choke

- En utilisant deux diodes implantées en position tête-bêche, comme le montre la figure IV-5. Dans cette structure, chaque diode agit comme chemin de retour pour l'autre diode redresseur sans qu'il soit nécessaire d'utiliser des RF Choke.




Figure IV- 5. Diodes en position tête-bêche

La diode commerciale Avago HSMS2820 a été utilisée pour concevoir le limiteur de puissance. Ce composant est une diode Schottky à montage de Surface présentée dans le package SOT23/143[111].

Conformément aux spécifications techniques du constructeur, la famille HSMS282x a été optimisée pour une utilisation dans des applications RF, telles que [111]:

- Les détecteurs de petits signaux jusqu'à 1,5 GHz.
- Détecteurs de grands signaux jusqu'à 4 GHz.
- Mélangeurs et multiplicateurs de fréquence à 6 GHz

Dans le cas du circuit proposé, nous utilisons la diode Schottky HSMS282x comme détecteur de grands signaux. Cette diode Schottky est modélisée comme une capacité et une résistance variable, comme le montre la figure IV-6 [111]. Ce circuit équivalent peut être enrichi par le package du circuit équivalent [111]:




Figure IV- 6. Modèle de Circuit Linéaire Équivalent d'une diode Schottky

R_j : est la résistance non linéaire à la jonction Schottky. Cette résistance est proportionnelle à la température et inversement proportionnelle au courant traversant la diode.

$$R_j = \frac{8.33 * 10^{-5} * T}{I_s + I_b} \quad (\text{IV-31})$$

où

- T: la température ambiante, I_s est: le courant de saturation et I_b : le courant de polarisation traversant la diode.
- C_j : capacité de jonction représentant le contact entre le métal et le semi-conducteur.
- R_s : résistances de contact ohmique et de série parasite. Selon le datasheet de la famille HSMS282x, R_s est égale à 6 Ohm.

Pour concevoir le limiteur de puissance, nous avons utilisé le logiciel ADS, pour la simple raison qui est adapté à la conception RF et contient dans sa bibliothèque les différentes familles HSMS282x. Nous avons optimisé les circuits proposés en termes de bande de fréquences, de perte d'insertion et de taux d'atténuation lorsque la puissance dépasse le seuil limite de la puissance.

Les circuits simulés sont conçus en utilisant la technologie microruban, basée sur un substrat FR4 avec les caractéristiques suivantes:

- Tangente de la perte diélectrique: 0,025
- Constante diélectrique relative: 4,4
- Épaisseur du support: $H = 1,6$ mm
- Épaisseur du conducteur: 0.035 mm

Le circuit est validé en trois étapes. A chaque étape, les paramètres clés du limiteur sont validés et optimisés.

IV.4.1.3 Limiteur basé sur un seul étage:

Le premier circuit illustré dans la Figure IV-7, est basé sur un étage simple de deux diodes shuntées sur une ligne de transmission microruban.

Afin d'obtenir les meilleures performances de ce circuit, les deux diodes doivent être espacées d'environ ($\lambda/2$). Dans cette position, le potentiel dans l'anode de la diode D1 et le potentiel dans la cathode de la diode D2 auront un déphasage autour de 180° .




Figure IV- 7. Topologie de limiteur de puissance basé sur un étage diodes

Principe de fonctionnement du limiteur

En petits signaux, le niveau d'amplitude du signal n'atteint pas le niveau de détection de la diode. La diode présente une haute impédance. Le signal emprunte le chemin de la ligne de transmission vers la charge avec une atténuation très faible. Cette atténuation représente la perte d'insertion du circuit limiteur. Elle est causée par les courants de fuites et les capacités de jonction des diodes Schottky.

En grands signaux, les diodes Schottky commencent à détecter le signal hyperfréquences et à générer un courant DC de redressement. Le courant de redressement contribue avec le signal RF à faire chuter la résistance interne des diodes Schottky, par conséquent une partie du signal RF sera absorbée par les diodes Schottky et une autre partie sera réfléchiée vers la source à cause de la désadaptation de la ligne de transmission.

Le choix de la distance entre les diodes Schottky d'une distance électrique égale à $\lambda/2$ (soit un déphasage du signal au bord de deux diodes de 180°) permet de produire un effet additif du courant DC généré par les deux diodes car à chaque instant au moins une diode Schottky sera en position de polarisation directe.

Les différents résultats de la simulation sont présentés dans la Figure IV-8 et IV-9.




Figure IV- 8. Les paramètres de la matrice S en fonction de la fréquence




Figure IV- 9. La puissance de sortie en fonction de la puissance incidente pour 2, 2,1 2,45 et 2,5 GHz

Comme le montrent les résultats des paramètres S11 et S21 de la matrice [S], le limiteur présente une bonne adaptation d'impédance d'entrée correspondante à 50 Ohm dans la bande ISM (Figure IV-8). La perte d'insertion est d'environ -0,7 dB.

Malgré le fait que ce circuit offre une faible perte d'insertion, cette conception présente certaines limites:

- Seuil de puissance limite élevé: la limitation est activée lorsque la puissance incidente (P_{in}) atteint 5 dBm.
- Faible isolation à un signal fort (4,2 à 6,4 dB à un signal incident de puissance $P_{in}=30$ dBm). Ces valeurs de protection ne seront pas considérées comme suffisantes dans de nombreuses applications.

Afin d'améliorer les performances de ce limiteur, nous avons conçu le second circuit basé sur deux étages de diodes placées sur une ligne de transmission microruban.

IV.4.1.4 Limiteur basé sur deux étages

La simulation du deuxième circuit composé de 2 étages, est réalisée en inversant le côté de la diode d'un étage comme présenté dans la Figure IV-10(a) et IV-10.b, on obtient un isolement plus important (jusqu'à 18 dB).




Figure IV- 10. Limiteur de puissance à polarisation nulle (2 étages), (a) toutes les diodes sont du même côté, (b) diodes à deux étages inversés

Les résultats de la simulation sont présentés à la Figure IV-11 (résultats des paramètres S) et Figure IV-12 (Puissance de sortie (Pout) en fonction de la Puissance d'entrée(Pin)).




Figure IV- 11.Simulations des paramètres S




Figure IV- 12. Puissance de sortie en fonction de la puissance d'entrée

Comparé à un limiteur à un étage, le circuit à deux étages présente une meilleure performance en taux d'isolation. Cependant, il montre les contraintes suivantes:

- Le seuil de puissance limite est d'environ 2,5 dBm
- Le taux de limitation à 2,45 GHz n'est pas suffisant (11 dB).

Pour obtenir le taux de limitation le plus élevé possible, nous avons également conçu et simulé le limiteur à trois étages, tel que présenté ci-dessous.

IV.4.1.5 Limiteur à trois étages

Le troisième circuit illustré dans la Figure IV-13 est basé sur trois étages de diodes disposées sur une ligne de transmission microruban.




Figure IV- 13. Limiteur de la puissance à trois étages

Les résultats de la simulation sont présentés à la Figure IV-14 (résultats des paramètres S) et Figure IV-15 (Puissance de Sortie(Pout) en fonction de la puissance d'entrée(Pin)).




Figure IV- 14. Simulation des paramètres S




Figure IV- 15. Puissance de sortie versus puissance d'entrée

Comme le montrent les résultats de simulation présentés dans les figures IV-14 et IV-15, ce circuit améliore considérablement l'isolation en cas de signal élevé (27,5 dB à $F = 2,1$ GHz) et réduit le seuil de puissance limite à 0 dBm. Cependant, la perte d'insertion a légèrement augmenté pour se situer autour de 1,5 dB.

IV.4.1.6 Conclusion

Dans cette première contribution, nous avons conçu et simulé trois circuits de limitation de puissance hyperfréquences à microruban basés sur des diodes Schottky à zéro biais. Le limiteur basé sur trois étages de diodes présente une caractéristique de puissance limite quasi idéale et réalise de meilleures performances en termes de taux d'isolation et de seuil de puissance limite. Les dimensions de circuit sont 58,65 mm x 69,42 mm.

IV.4.2 Contribution 2 : circuit limiteur avec une ligne secondaire demi-cercle

Dans cette contribution, un nouveau limiteur de puissance micro-ondes à large bande est conçu et validé en simulation en utilisant ADS (Advanced Design System) d'Agilent technologies. Le limiteur de puissance est basé sur la technologie microruban intégrant deux diodes Schottky commerciales à Zéro biais HSMS2820 et HSMS2823[111]. Le circuit conçu a été validé et optimisé en trois étapes en améliorant à chaque étape le seuil du limiteur tout en maintenant la perte d'insertion au minimum. Pour chaque étape, les résultats de la simulation sont présentés et discutés.

Le premier circuit de base est formé de deux lignes qui présentent une différence de ligne électrique de 180° . Le second circuit est obtenu en concaténant deux circuits de base. Le troisième circuit est une optimisation du second en remplaçant deux diodes Schottky HSMS2820 par le package HSMS2823.

IV.4.2.1 Principe de fonctionnement

La conception proposée est un limiteur de puissance passif basé sur deux lignes microruban. L'une d'elles est une ligne linéaire qui transmet le signal principal et la deuxième ligne est associée à deux diodes Schottky utilisées pour dévier une partie du signal incident lorsque l'amplitude du signal atteint le seuil de redressement des diodes. Par conséquent, les deux diodes Schottky fonctionnent comme atténuateur et détecteur d'amplitude.

La solution proposée utilise la topologie décrite à la Figure IV-16.




Figure IV- 16. Structure du nouveau limiteur

En petits signaux, l'impédance caractéristique des diodes est élevée. Par conséquent, le signal ne peut pas traverser la deuxième ligne de contournement. La ligne principale transmet le signal à la sortie avec une faible perte d'insertion générée principalement par les pertes de ligne tangentielle et les capacités de la jonction des diodes Schottky.

En grands signaux, la puissance reçue dépasse le seuil de détection de la diode Schottky. Il s'ensuit que l'impédance de la diode Schottky chute et le signal RF commence à se propager sur la ligne de dérivation. La différence entre la longueur électrique de la ligne de dérivation et de la ligne principale étant égale à $\lambda/2$, les signaux se propageant entre les deux lignes auront un déphasage de π (déphasage= $\beta l = \pi$ car $\beta = 2\pi/\lambda$ et $l = \lambda/2$). Par conséquent, la puissance du signal résultant est atténuée.

En haute puissance, la diode Schottky générera un courant redressé en courant continu. Par conséquent, un stub connecté à la masse est inséré dans la ligne de transmission principale pour assurer le trajet de retour du courant redressé DC. Le stub doit avoir une longueur d'onde ($\lambda/4$) afin de fournir un circuit ouvert pour les hautes fréquences et un court-circuit pour le courant continu.

IV.4.2.2 Circuit équivalent du nouveau design

Le circuit équivalent de la nouvelle conception est présenté ci-dessus à la figure IV-17. La ligne principale et la deuxième ligne sont remplacées par un réseau LC en supposant que les pertes linéiques de la ligne sont très négligeables. L'inductance RF Choke fournit le chemin de retour du courant continu généré par les diodes sous forme de polarisation auto-redressée.

Comme mentionné ci-dessus, la diode commerciale Avago HSMS282x a été utilisée pour valider cette structure.




Figure IV- 17.Circuit équivalent du limiteur de puissance

Après une étude théorique, nous avons défini les valeurs suivantes pour L1, C1, L2 et C2 comme suit:

Tableau IV- 2. Valeurs des composants localisés

Composant	L1	C1	L2	C2
Valeur	18nH	7.2pF	10nH	4pF

La Figure IV-18 présente les résultats de simulation obtenus dans ADS, nous pouvons en conclure que nous avons une bonne impédance d'entrée d'adaptation comprise entre 2,2 GHz et 2,6 GHz. Le limiteur de puissance présente une valeur de puissance d'entrée de seuil de 5 dBm.




Figure IV- 18. (a) résultats des simulations des Paramètres S (b) Simulation de la puissance de sortie en fonction de la puissance d'entrée

IV.4.2.3 Circuit microruban à un étage

Le circuit est construit sur un substrat FR4 avec une constante diélectrique relative de 4,4 et une valeur de tangente de perte diélectrique de 0,025.

Le substrat possède une épaisseur de 1,6 mm et la largeur du conducteur de ligne principale est choisie sur 3 mm pour avoir une impédance caractéristique de 50 Ω .

Le schéma du premier circuit étudié est présenté à la figure IV-19. Dans ce circuit, on utilise un demi-cercle et deux diodes Schottky HSMS2820.




Figure IV- 19. Schéma d'un étage limiteur de puissance

Le tableau 3 ci-dessous présente les dimensions optimisées de ce circuit:

Tableau IV- 3. Dimension d'un circuit en anneau d'un seul étage (unité en mm)

Paramètres	Valeurs
Longueur du Circuit	46.16
Épaisseur de la ligne principale	3
Épaisseur de la ligne en demi-cercle	4
Rayon du demi-cercle	11.58

La simulation des paramètres S montre une bonne adéquation du circuit sur une largeur de bande de 1 GHz [1.6, 2.6GHz] avec une perte d'insertion d'environ -1 dB. Cependant, l'isolation n'atteint que 10 dB à une puissance d'entrée de 30 dBm, comme le montre la Figure IV-20.




Figure IV- 20. Puissance de sortie en fonction de l'entrée

IV.4.2.4 Circuit microruban à deux étages

Afin d'améliorer les performances de ce circuit, nous avons simulé un deuxième circuit avec deux étages en anneau. Le schéma du deuxième circuit optimisé est présenté à la Figure IV-21:




Figure IV- 21. Schéma du circuit avec deux étages

Le tableau IV-4 ci-dessous présente les dimensions de la disposition du circuit à deux anneaux.

Tableau IV- 4. Dimensions du circuit à deux anneaux (unité en mm)

Paramètres	Valeurs (en mm)
Longueur du Circuit	62.22
Épaisseur de la ligne principale	3
Épaisseur de la ligne en demi-cercle	2.5
Rayon du demi-cercle	8.30

La perte d'insertion en petits signaux reste acceptable (environ 1,3 dB). La limitation de puissance, comme le montre la figure IV-22, commence lorsque la puissance d'entrée atteint 0 dBm. En fonction des fréquences appliquées, le circuit fournit une atténuation de 10 à 15 dB pour un niveau de puissance d'entrée maximal de 30 dBm.




Figure IV- 22. Puissance de sortie versus puissance d'entrée à 2, 2.1, 2.45, 2.6 et 2.8 GHz

IV.4.2.5 Circuit à deux étages améliorés

Pour améliorer les performances en termes d'affaiblissement d'insertion et le comportement du limiteur de puissance, nous avons conçu le troisième circuit en anneau (illustré à la Figure IV-23) basé également sur des diodes Schottky mais en remplaçant les deux diodes intermédiaires HSMS2820 par une diode HSMS2823. Cette diode combine dans un boîtier deux diodes similaires à HSMS2820 avec une anode commune [111].




Figure IV- 23. Circuit limiteur de puissance à base de diode HSMS2823

Le tableau IV-5 ci-dessous indique les dimensions du circuit:

Tableau IV- 5. Dimensions du circuit à deux anneaux avec HSMS2823 (unité en mm)

Paramètres	Dimensions (mm)
Longueur du circuit	56.42
Épaisseur de la ligne principale	3
Épaisseur de la ligne en demi-cercle	1.5
Rayon du demi-cercle	7.10

Les résultats de simulation de ce circuit présentés ci-dessous à la Figure IV-24 et IV-25 montrent que le circuit fournit une meilleure perte d'insertion à faible signal (moins de 1 dB de perte sur une bande passante de 1 GHz) et un meilleur taux de limitation de puissance (jusqu'à 20 dB à $f = 2,45$ GHz), avec une large bande de fréquence de fonctionnement.




Figure IV- 24. Résultats de simulation S-parameters





Figure IV- 25. Puissance de sortie en fonction de la puissance d'entrée à 2.1, 2.45, 2.6 et 2.9 GHz

IV.4.2.6 Réalisation des circuits


Dans le cadre d'une collaboration entre l'université Hassan Premier et l'université de Cantabrie en Espagne, j'ai pu bénéficier d'un stage au laboratoire DICOM de l'Université de Cantabrie en Espagne pour réaliser les circuits validés en simulation. Durant mon séjour au laboratoire, j'ai pu réaliser et mesurer trois circuits limiteur de puissance.

Les circuits réalisés sont présentés sur la figure IV-26. Les circuits imprimés sont préparés grâce à la machine LPKF (machine de prototypage des circuits imprimés) en se basant sur les layouts générés par ADS. Tandis que les composants électroniques sont soudés manuellement sur les circuits.

Les mesures ont été effectuées à l'aide d'un analyseur vectoriel VNA E8364A de Technologies Agilent.



(1)



(2)

Figure IV- 26. Circuits limiteurs réalisés au laboratoire (1) circuit1 (2) circuit2



Figure IV- 27. Machine d'usinage dans le laboratoire

IV.4.2.7 Résultat de mesure du Circuit 1 :

La figure IV-28 présente une comparaison entre les résultats de simulation des paramètres S et les mesures pour le circuit 1 (Figure IV-26.1). Comme le montre cette figure, le circuit réalisé présente une bonne impédance d'entrée adaptée entre 1,9 GHz et 2,7 GHz. Le paramètre de mesure de réflexion (S11) et le paramètre de transmission (S21) ont même de meilleurs résultats par rapport à la prédiction de la simulation sur le logiciel ADS.

L'amélioration du paramètre S21 s'explique par l'impact des points de soudure et de l'inductance du fil des diodes. Cette inductance contribue à la compensation de la perte d'insertion introduite par la capacité de jonction de la diode en petit signal et améliore en conséquence l'adaptation du circuit [143].




Figure IV- 28. Comparaison entre les mesures et la simulation

La Figure IV-29 présente des mesures de la réponse du circuit en puissance de sortie (P_{out}) en fonction de la puissance d'entrée (P_{in}) pour les fréquences de 1,9 GHz, 2,1 GHz, 2,3 GHz et 2,5 GHz. Comme le montre la Figure IV-29, la mesure et la simulation sont assez similaires à

faible puissance du signal incident ($P_{in} < 0$ dBm). Lorsque la puissance du signal est élevée, la puissance de sortie mesurée dépasse légèrement la puissance simulée. Cette différence s'explique par le fait que l'inductance parasite et la capacité de soudure ne sont pas incluses dans les paramètres de simulation. Cependant, la forme de la réponse du circuit est conforme à celle d'un limiteur de puissance réel. En conclusion, le circuit fabriqué présente un comportement du limiteur au seuil de puissance d'entrée de 2 dBm avec un taux d'isolation maximal de 14 dB.




Figure IV- 29. Réponse de circuit (P_{out} en fonction de P_{in})

IV.4.2.8 Résultat de mesure du circuit 2

Le circuit 2 (figure IV-26.2) a fait l'objet de réalisation et de mesure. Ce circuit a présenté une bonne concordance entre la simulation et les mesures en modes de petits signaux. Toutefois, lors des mesures en hauts signaux, le circuit 2 n'a pas réalisé de limitation en haute puissance comme excepté par la simulation.

En excluant toute possibilité de défaillance des diodes Schottky, une analyse a été refaite pour déceler la cause de dysfonctionnement du circuit de la figure IV-26.2.

L'origine probable de non fonctionnement du circuit est le manque d'une isolation DC entre les demi-cercles et la ligne principale. Par conséquent le signal DC généré par la diode HSMS2860 est transmis directement à la masse en passant par la ligne principale. Il s'en suit que les diodes ne sont pas activées et n'arrivent pas atteindre le seuil de redressement du signal RF.

Pour corriger ce problème, il faut ajouter des condensateurs pour isoler le courant DC de la ligne de transmission principal. La figure IV-30 ci-dessous présente la modification à apporter pour que le circuit fonctionne correctement en grand signal.




Figure IV- 30. Ajout de condensateur pour l'isolement du courant DC entre les deux étages

En comparaison avec les topologies de limiteurs de puissance construites sur une ligne microruban trouvée dans la littérature, le circuit conçu représente une solution simple et économique pour un limiteur de puissance passif basé sur des diodes Schottky. Le tableau ci-dessous présente une comparaison entre le circuit conçu et la littérature sur les limiteurs de puissance.

Tableau IV- 6. Comparaison du limiteur de puissance hyperfréquence.

Circuit	Perte d'insertion	Fréquence	Limitation	Références
Microstrip Passive limiters using discrete Schottky diodes	0.9 dB	2.45 GHz	Entre 10 et 15 dB	Cette contribution
Passive limiters using PIN diode and detector diode	0.8 dB	7 GHz	12 dB	[164]
Planar Schottky diode	1 dB	1 GHz	20 dB	[112]
Planar Schottky diode and MESFET based limiter	1 dB	1 GHz	15 dB	[112]
Passive limiters using Discrete MESFET and Schottky diode	0.9 dB	7 GHz	15 dB	[106]

En outre, le circuit conçu présente des avantages importants par rapport à l'état de l'art présenté dans la littérature:

- Le circuit présente une construction simple en évitant le recours au courant continu externe et en réduisant le nombre de trous nécessaires pour connecter le chemin de retour continu.
- L'utilisation de diodes à polarisation nulle réduit le bruit de Johnson causé par le courant continu et améliore la fiabilité du circuit.

- Les diodes Schottky présentent une commutation plus rapide et une détection des signaux RF de faible puissance. Il en résulte ainsi une amélioration de la réponse du circuit aux impulsions de forte puissance [100].
- Le circuit utilise moins de diodes Schottky. A titre de comparaison, la conception présentée dans [112] nécessite 6 diodes Schottky HSMS2820 pour atteindre un taux d'isolation de 15 dB. Le circuit actuel utilise seulement 4 diodes Schottky pour délivrer un taux de limitation de 20 dB.

Dans cette contribution, nous avons conçu et simulé trois circuits de limitation de puissance basés sur diodes Schottky HSMS2820 et HSMS2823 à polarisation nulle. Comparée à la topologie classique, la topologie en anneau présente des avantages intéressants. Premièrement, un seul trou est nécessaire pour connecter le chemin de retour DC à la masse, deuxièmement, il présente des dimensions plus petites du circuit et ne nécessite que 4 diodes Schottky pour atteindre une isolation de 15 dB.

Le circuit à deux anneaux utilise 4 diodes Schottky HSMS2820 et permet d'atteindre 15 dB de puissance limite tandis que la perte d'insertion à faible signal reste acceptable (environ 1,3 dB).

Nous avons amélioré ce circuit en utilisant une double diode Schottky HSMS2823. Le limiteur de puissance utilisant le HSMS2823 présente une caractéristique de puissance limite quasi idéale et offre de meilleures performances en termes de taux d'isolation (jusqu'à 20 dB), de meilleures pertes d'insertion (moins de 1 dB) et de dimensions réduites des circuits (56,42x34,3 mm²).

IV.4.3 Contribution 3 : Limiteurs de puissance utilisant un étage redresseur des diodes Schottky

Dans cette contribution, nous présentons une nouvelle structure de limiteurs de puissance à microruban basé sur une diode Schottky. Le circuit proposé est un limiteur de puissance à polarisation nulle construit en associant des diodes Schottky à deux étages. Les résultats de la simulation montrent une bonne performance de l'adaptation de petit signal et un comportement de limiteur idéal pour une puissance d'entrée seuil variant de 5 dBm à 30 dBm.

Le limiteur de puissance proposé peut réduire l'amplitude d'un signal d'entrée important de 30 dBm de 10 à 20 dB.

La diode commerciale Avago HSMS286B est utilisée pour concevoir le limiteur de puissance. Cette diode est une diode Schottky RF à montage en surface présentée dans le boîtier SOT23/143 [176].

Conformément à la fiche technique de la famille HSMS286x, la diode HSMS286B a été optimisée pour une utilisation dans les applications RF de 915 MHz à 5,8 GHz. Elles sont conçues pour la détection de signaux, la modulation, la conversion RF/DC ou le doublage de tension [176]

IV.4.3.1 Description de la conception

Le circuit proposé introduit une nouvelle conception d'un limiteur de puissance à semi-conducteurs. Au lieu d'utiliser une diode en position tête-bêche, le circuit adopte un diviseur de

puissance formé de deux lignes: une ligne principale en parallèle avec un redresseur à double alternance, comme illustré à la figure IV-31.




Figure IV- 31. Nouvelle topologie à base de pont redresseur

Lorsque le signal incident est faible, l'impédance de la diode Schottky reste très élevée par conséquent le pont des diodes n'active pas de redressement. Ainsi, le signal incident est délivré à la charge sans limitation.

Lorsque le signal d'entrée est très élevé, le niveau du signal atteint le seuil de détection des diodes Schottky, ce qui force l'impédance des diodes à une valeur beaucoup plus basse. Par conséquent, une partie du signal incident est déviée vers la masse. L'impédance caractéristique de la ligne principale est choisie de façon à forcer le signal à passer par le pont des diodes.

Dans le circuit microruban, la ligne de transmission principale est optimisée pour présenter une demi-longueur d'onde. La distance entre les diodes et le point de dérivation est conçue pour avoir presque une longueur d'une demi-onde. Dans cette configuration, le signal parcourant la ligne de transmission principale et le signal traversant le pont redresseur présenteront un déphasage de $\lambda/2$. La disposition des diodes sur le circuit microruban est illustrée ci-dessous sur la Figure IV-32.




Figure IV- 32. Topologie du circuit

IV.4.3.2 Circuit à un seul étage

Le circuit présenté sur la Figure IV-32 a été optimisé et validé à l'aide du logiciel ADS. Le résultat de simulation des paramètres [S] est présenté dans la Figure IV-33 :





Figure IV- 33. Simulation des paramètres S

La puissance de sortie par rapport à la puissance d'entrée est présentée sur la figure IV-34. Pour une puissance d'entrée de 30 dBm, le taux limite est presque de 12 dB.

Figure IV- 34. Simulation de la puissance P_{out} en fonction de P_{in}

Comme le montrent les résultats S-Parameters de la figure IV-33, le limiteur présente une bonne adaptation d'impédance d'entrée correspondante à 50 Ohm dans la bande ISM. La perte d'insertion est d'environ 0,9 dB sur une bande de 2 à 4 GHz. Cependant, cette conception présente un seuil de puissance de limitation élevé. La limitation est activée lorsque la puissance incidente (P_{in}) atteint 10dBm.

Afin d'améliorer les performances de ce limiteur, nous avons conçu le deuxième circuit sur la base de deux étages de diodes de redressement shuntées sur une ligne de transmission microruban.

IV.4.3.3 Circuit à deux étages

Le deuxième circuit est obtenu en ajoutant un deuxième étage de redresseur. Toutefois, afin de réduire les dimensions du circuit, la ligne tête-bêche est remplacée par un demi-circuit. La Figure IV-35 illustre le circuit optimisé.




Figure IV- 35. Circuit à deux étages de redressement

Les résultats de simulation de ce circuit sont présentés à la figure IV-36 (résultats des paramètres S) et à la figure IV-37 (puissance de sortie par rapport à la puissance d'entrée).




Figure IV- 36. Simulation des paramètres S




Figure IV- 37. Puissance de sortie par rapport à la puissance d'entrée

Comparé au circuit à un seul étage, le circuit à deux étages redresseurs présente de meilleures performances en taux d'isolement:

- Gamme de fréquences large bande de 1 GHz de 2 à 3 GHz
- Faible perte d'insertion (-0,9 dB)
- Le taux d'isolation atteint 23 dB à 2,45 GHz.

Dans cette contribution, nous avons conçu et simulé deux circuits de limitation de puissance hyperfréquences à microruban basés sur des diodes Schottky à zéro polarisation. Le limiteur basé sur deux étages de pont redresseur présente une caractéristique de puissance limite quasi idéale et réalise de meilleures performances en termes de taux d'isolement et de seuil de puissance limite. Les dimensions de la disposition générée pour ce circuit sont 58,54 mm x 37,05 mm.

IV.4.3.4 Redresseur à double alternance améliorée

En partant du circuit présenté dans la Figure IV-35 où les étages de redresseurs sont en parallèles, un deuxième circuit est obtenu en mettant les étages de redressement en série et en agençant le circuit pour optimiser sa taille, tel que présenté sur la Figure IV-38.




Figure IV- 38. Topologie d'un limiteur avec deux étages de redressement en série

La simulation des paramètres S présentée sur la Figure IV-39 montre que la perte d'insertion en petit signal reste acceptable (environ 1,3 dB). L'effet de limitation, comme on le voit sur la Figure IV-40, commence lorsque la puissance d'entrée atteint 3 dBm. En fonction des fréquences appliquées, le circuit fournit une atténuation pouvant atteindre 21 dB pour un niveau de puissance d'entrée maximal de 30 dBm. L'avantage principal de ce circuit est la régularité de réponse en haute puissance par rapport à la fréquence.




Figure IV- 39. Simulation des paramètres S




Figure IV- 40. Simulation de la puissance de sortie en fonction de la puissance d'entrée

En comparaison avec les topologies de limiteurs de puissance construites sur une ligne microruban trouvée dans la littérature, le circuit conçu représente une solution simple et économique pour un limiteur de puissance passif basé sur des diodes Schottky. Le tableau ci-dessous présente une comparaison entre le circuit conçu et comparaison avec la littérature des limiteurs de puissance.

Tableau IV- 7. Comparaison entre les limiteurs de puissance de la littérature.

Conception	Perte d'insertion	Plage de fréquences	Isolation	Références
Limiteurs Microstrip Passifs utilisant des diodes Schottky	1.3 dB	2.45 GHz	21 dB	Cette contribution
Limiteurs Microstrip Passifs utilisant la diode PIN et diode détecteur	0.8 dB	7 GHz	12 dB	[164]
Limiteur planaire par diode Schottky	1 dB	1 GHz	20 dB	[112]
Limiteur planaire base sur une diode Schottky et transistor MESFET	1 dB	1 GHz	15 dB	[112]
Limiteur passif utilisant des transistors Discrets MESFET et diode Schottky	0.9 dB	7 GHz	15 dB	[106]

En outre, le circuit conçu présente des avantages importants par rapport à l'état de la technique présentée dans la littérature :

- Le circuit présente une construction simple en évitant le recours à un courant continu externe.
- L'utilisation des diodes à polarisation nulle réduit le bruit de Johnson causé par le courant continu et améliore la fiabilité du circuit.
- Les diodes Schottky présentent une commutation plus rapide et ainsi le circuit limiteur proposé assure une limitation rapide en cas d'arrivée des impulsions de forte puissance [176].

IV.4.3.5 Conclusion

Dans cette étude, nous avons conçu et simulé deux circuits de limitation de puissance basés sur diode Schottky HSMS286B à polarisation nulle. Par rapport à la topologie classique, le circuit à redresseur double alternance présente un comportement de limiteur de puissance quasi idéal sur une large bande de fréquences de 1 GHz. Le circuit permet d'atteindre une limite de puissance de 21 dB, tandis que la perte d'insertion en petit signal reste acceptable (environ 1,3 dB). A fort signal, la puissance de sortie reste constante sur toute la bande [2GHz, 3GHz].

Le circuit a été optimisé pour s'adapter à des dimensions de circuit de (39x44 mm²).

IV.4.4 Contribution 4 : Circuit limiteur par combinaison diodes PIN et Schottky

Le limiteur de puissance proposé ci-dessous est basé sur la technologie microruban intégrant des diodes Schottky et des diodes PIN. Les diodes Schottky sont utilisées en tant que diodes de détection afin de générer le courant continu nécessaire pour polariser la diode PIN. Le limiteur de puissance est optimisé et validé à l'aide du logiciel ADS d'Agilent Technologies. Le premier circuit utilise deux diodes Schottky simples et une diode PIN. Afin d'améliorer et de simplifier le premier circuit, le deuxième circuit est obtenu en utilisant une diode Schottky à anode commune. Le troisième circuit est obtenu en cascade deux étages limiteurs du deuxième circuit.

Nous avons choisi une diode HSMS286x[176] et une diode PIN commerciale SMP1301 [33] de Skyworks Solutions INC (ex-Alpha Industries) pour concevoir le limiteur de puissance à microruban proposé.

Ce limiteur doit présenter une large bande de fréquence autour de 2,45 GHz et doit fournir un taux de limitation supérieur à 20 dB lorsque la puissance en entrée atteint 30 dBm.

IV.4.4.1 Principe de fonctionnement

Sur la figure IV-41, la diode de limitation est insérée dans le circuit sous une forme antiparallèle shuntée entre la ligne de transmission et la masse commune. Cette diode agit comme une impédance variable. Lorsque la puissance augmente, l'impédance de la diode diminue et commence à absorber une partie de la puissance reçue. Lorsque la puissance du signal incident revient aux valeurs nominales supportées par la charge, l'impédance de la diode augmente et isole la ligne de transmission de la terre. Par conséquent, le signal reçu est transmis avec une légère perte pour la charge.




Figure IV- 41. Topologie du limiteur de puissance

Cette explication peut être démontrée en utilisant l'analyse de la ligne de transmission en appliquant la matrice ABCD au circuit de la figure IV-41. Pour simplifier les calculs, considérons que la ligne de transmission est un circuit sans perte et qu'elle est adaptée à un générateur de puissance et à une charge ayant une impédance égale à Z_0 .

Pour les deux lignes de transmission de la figure IV-41, la matrice ABCD sera écrite [4], [27]:

$$[ABCD]_{TL} = \begin{bmatrix} \cos(\beta l) & jZ_0 \sin(\beta l) \\ j \sin(\beta l) / Z_0 & \cos(\beta l) \end{bmatrix} \quad (IV-32)$$

Où:

- β : constante de la ligne de transmission
- l : longueur de la ligne de transmission
- Z_0 : impédance de la ligne de transmission

Pour la diode shuntée (diode 1) sur la figure IV-41, la matrice sera écrite [4], [27], [177]:

$$[ABCD]_{Diode} = \begin{bmatrix} 1 & 0 \\ 1/Z & 1 \end{bmatrix} \quad (IV-33)$$

Où Z est l'impédance équivalente de la diode.

La matrice ABCD du circuit de la figure 1 sera obtenue en multipliant la matrice ABCD de la ligne de transmission et la matrice ABCD de la diode comme suit:

$$[ABCD]_{\text{Circuit}} = [ABCD]_{\text{TL1}} \times [ABCD]_{\text{Diode}} \times [ABCD]_{\text{TL2}} \quad (\text{IV-34})$$

Le résultat de l'équation (IV-34) est exprimé comme suit:

$$[ABCD]_{\text{circuit}} = \begin{bmatrix} \cos(2\beta l) + \frac{jZ_0 \sin(2\beta l)}{2Z} & jZ_0 \sin(2\beta l) - \frac{Z_0 \sin^2(\beta l)}{Z} \\ \frac{\cos^2(\beta l)}{Z} + \frac{j \sin(2\beta l)}{Z_0} & \cos(2\beta l) + \frac{jZ_0 \sin(2\beta l)}{2Z} \end{bmatrix} \quad (\text{IV-35})$$

Pour déduire la matrice S, nous appliquons l'équation de conversion de la matrice ABCD à la matrice S-parameters[4], [27]. Les résultats pour S21 et S11 sont présentés ci-dessous dans les équations (IV-35) et (IV-36):

$$S_{21} = \frac{2Z}{Z_0 + 2Z} e^{-2j\beta l} \quad (\text{IV-36})$$

$$S_{11} = \frac{-Z_0}{Z_0 + 2Z} e^{-2j\beta l} \quad (\text{IV-37})$$

Dans la plage de fréquences étudiée, on peut négliger la jonction de capacité et l'inductance parasite de la diode, de sorte que le circuit équivalent de la diode est une résistance pure R_j . Dans ces conditions, on peut conclure que la puissance de sortie (P_{out}) peut être exprimée comme suit:

$$P_{\text{out}} = P_{\text{in}} + IL(\text{dB}) \quad (\text{IV-38})$$

Où IL (dB) est la perte d'insertion exprimée dans l'équation (IV-38):

$$IL(\text{dB}) = 10 \log_{10} |S_{21}|^2 = 20 \log_{10} \left(1 + \frac{Z_0}{2 * R_j} \right) \quad (\text{IV-39})$$

L'équation (IV-38) indique que la perte d'insertion augmentera à mesure que l'impédance de la diode R_j diminue.

Comme indiqué dans la fiche technique de la diode PIN SMP1301-01 [15], pour un courant direct de 1 mA, la résistance de jonction R_j est de 3,5 Ohm. Par conséquent, la perte d'insertion calculée sera $IL(\text{dB}) = -18,2 \text{ dB}$.

S_{11} représente le signal réfléchi rapporté au signal incident. En termes d'onde de puissance, S_{11} (dB) s'écrira comme suit:

$$S_{11}(dB) = 20 \log|S_{11}| = -20 \log \left| \frac{2R_j}{Z_0} - 1 \right| \quad (IV-40)$$

De même, avec un courant de transmission de 1 mA, $R_j = 3,5$ Ohm. Ce circuit présentera un rapport de réflexion S_{11} égal à -0,58 dB.

Ce circuit doit être équipé d'une tension de polarisation qui permettra à la diode de passer en état direct et agir comme une impédance variable. En circuit hyperfréquence, la mise en œuvre d'une tension de polarisation n'est pas simple et peut être une source de bruit et de comportement imprévisible. Il est possible de générer le courant continu nécessaire pour polariser la diode de limitation en choisissant des diodes à polarisation nulle [99], [106] et en utilisant une diode de détecteur, comme présenté sur la Figure IV-42. La diode de détection transformera une partie du signal incident en un courant continu. Dans ce circuit, le courant continu de retour sera assuré par une inductance RF Choke ou par la diode de limitation elle-même.




Figure IV- 42. Limiteur zéro biais

Comme mentionné précédemment, la diode commerciale Avago HSMS286x a été utilisée comme détecteur et la diode commerciale de Skyworks Solutions Inc (ex-Alpha industries). Cette diode est disponible sous forme de boîtier SOT23 [33]. Selon sa fiche technique, cette diode est optimisée pour des applications de commutation et d'atténuateur. Elle présente une faible résistance aux signaux faibles et une commutation de vitesse dans la plage de 20 ns.

Le circuit est conçu en utilisant la technologie microruban, basée sur un substrat FR4 présentant les caractéristiques suivantes:

Tangente de perte diélectrique: 0,025

Constante diélectrique relative: 4,4

Épaisseur du substrat: $h = 1,6$ mm

IV.4.4.2 Description du circuit

Le circuit présenté introduit une nouvelle topologie du limiteur de puissance. Comme le montre la figure IV-43, le circuit adopte un diviseur de puissance formé de deux lignes: une ligne principale en parallèle avec un redresseur à double alternance.




Figure IV- 43. Schéma du circuit proposé

Principe de fonctionnement :

Lorsque le signal incident est faible, le pont des diodes n’active pas le redressement. Par conséquent, la diode PIN reste non polarisée et présente une impédance très élevée. Il en résulte que le signal incident est délivré à la charge sans limitation.

Lorsque la puissance du signal d'entrée est très élevée, le niveau du signal atteint le seuil de détection des diodes de détection, ce qui génère un courant continu. Ce courant continu activera la diode PIN. Par conséquent, l'impédance de cette diode PIN commence à diminuer et une partie du signal incident est déviée vers la masse.

Comme présentées sur la figure IV-4, les dimensions de la ligne de transmission sont optimisées pour avoir une différence entre la longueur de la ligne principale et la longueur de la ligne de dérivation des diodes Schottky une distance de $\lambda/2$. Avec cette configuration, le signal parcourant la ligne de transmission principale et le signal traversant le pont redresseur présenteront un déphasage de 180° . Cette disposition contribuera aussi à la limitation du signal.

La structure de ce circuit est présentée sur la Figure IV-44.




Figure IV- 44. Topologie du circuit

IV.4.4.3 Résultats de simulation

Circuit utilisant une seule diode PIN

Le circuit présenté à la Figure IV-44 a été optimisé et validé à l'aide du logiciel ADS. Les résultats de simulation des paramètres S sont présentés à la Figure IV-45. La simulation de la puissance de sortie en fonction de la puissance d'entrée est illustrée à la Figure IV-46.




Figure IV- 45. Simulation des paramètres S




Figure IV- 46. Simulation des puissances de sortie en fonction de la puissance d'entrée

Comme le montrent les résultats S-Parameters, le limiteur présente une bonne impédance d'entrée correspondante dans la bande ISM (Figure IV-45). La perte d'insertion est d'environ -1dB sur [2,2 - 3,2 GHz].

En grand signal, Le tableau IV-8 montre que la réponse du limiteur varie d'une fréquence à l'autre. Le circuit présente des caractéristiques de limiteur idéales pour les fréquences comprises dans la plage [2,25-2,65 GHz]. Toutefois, pour les fréquences situées en dehors de cette plage, le circuit présente un taux de limitation inférieur à 10 dB.

Le tableau IV-8 présente le taux de limitation pour différentes fréquences comprises entre 2 et 3 GHz, la puissance d'entrée étant fixée à 30 dBm:

Tableau IV- 8. Taux d'isolement pour différentes fréquences à une puissance incidente $P_{in} = 30$ dBm

Fréquence (GHz)	Pout (dBm)	Taux de Limitation (dB)
2.25	15.3	14.7
2.35	11.0	19.0
2.45	8.6	21.4
2.55	1.7	28.3
2.65	17.9	12.1
2.75	21.9	8.1
2.85	23.5	6.5
2.95	24.3	5.7
3.00	24.4	5.6

Afin de simplifier la topologie de ce circuit, nous avons conçu le deuxième circuit dans lequel nous remplaçons deux diodes Schottky par une diode double avec une anode commune HSMS2863 (figure IV-47) shuntée sur une ligne de transmission à microruban.




Figure IV- 47. Diode Schottky HSMS2863 double anode [176]

Circuit utilisant une double diode Schottky d'anode commune

Le second circuit est obtenu en remplaçant deux diodes Schottky par une diode à anode commune HSMS2863. La structure du circuit est présentée à la Figure IV-48:




Figure IV- 48. Circuit avec une diode d'anode commune Schottky

Les résultats de la simulation de ce circuit sont présentés sur la figure IV-49 (résultats des paramètres S) et sur la figure IV-50 (puissance de sortie par rapport à la puissance d'entrée).




Figure IV- 49. Les résultats des paramètres S par rapport à la fréquence




Figure IV- 50. Puissance de sortie Vs Puissance d'entrée à 2,45 GHz

Comme le montrent les figures IV-49 et IV-50, ce circuit présente une faible perte d'insertion et de meilleures performances en taux d'isolation:

- Gamme de fréquences large bande de 1 GHz de 2,2 à 3,4 GHz.
- Faible perte d'insertion (-0,9 dB).
- Le taux d'isolement atteint 24,8 dB à 2,45 GHz.

Nous avons également simulé le comportement de ce circuit pour différentes fréquences de signaux incidents. Le tableau IV-9 présente le taux d'isolation pour différentes fréquences à une puissance d'entrée P_{in} égale à 30 dBm.

Tableau IV- 9. Taux d'isolement pour différentes fréquences à une puissance incidente $P_{in} = 30$ dBm

Fréquence (GHz)	Puissance de sortie (dBm)	Isolation (dB)
2.25	16.4	13.6
2.35	5.2	24.8
2.45	12.6	17.4
2.55	15.0	15.0
2.65	16.1	13.9
2.75	17.3	12.7
2.85	19.1	10.9
2.95	20.3	9.7
3.00	20.6	9.4

Le tableau IV-9 montre que le comportement du limiteur dépend de la fréquence. Dans la gamme de fréquences [2,25, 2,85 GHz], le taux de limitation varie de 13,6 dB à 10,9 dB et atteint son maximum à 2,35 GHz. Alors que notre objectif est de concevoir un limiteur dépassant 20 dB. Pour pallier à cet inconvénient, nous avons conçu un nouveau circuit en cascadeant le circuit de deux limiteurs.

Limiteur à deux étages

Le troisième circuit est obtenu en mettant en cascade un limiteur à deux étages et en optimisant la configuration illustrée à la Figure IV-51.




Figure IV- 51. Limiteur à deux étages

La Figure IV-52 présente les résultats de la simulation des paramètres S, tandis que la Figure IV-53 montre la puissance de sortie par rapport à la puissance d'entrée.




Figure IV- 52. Les résultats des paramètres S par rapport à la fréquence




Figure IV- 53. Puissance de sortie vs puissance d'entrée à différentes fréquences de 2,35 GHz à 3 GHz

Comme le montrent les figures IV-52 et IV-53, ce circuit présente une faible perte d'insertion et de meilleures performances en taux d'isolement:

- Gamme de fréquences large bande de 2,1 à 2,85 GHz.
- La perte d'insertion reste acceptable (-1,8 dB).
- Le taux d'isolement est presque stable dans la gamme de fréquences [2,35 GHz, 3 GHz] et varie entre 18 dB et 24 dB. Par conséquent, ce circuit présente une caractéristique de limiteur quasi idéale sur sa gamme de fréquences.

IV.4.4.4 Conclusion

Dans cette contribution, nous avons conçu et simulé trois circuits de limitation de puissance hyperfréquences à microruban basés sur des diodes Schottky à zéro-polarisation utilisées comme diode détecteur et diode PIN.

Le premier circuit utilise deux diodes Schottky simples de dimensions de 52,2mmx27,5 mm.

Le second circuit utilise un ensemble de diodes combinant deux diodes Schottky. Ces diodes sont connectées à la ligne de transmission principale avec un demi-cercle. Les dimensions du deuxième circuit sont de 69,5 mm x 27,5 mm.

Les deux limiteurs présentent une caractéristique de limiteur de puissance quasi idéale et permettent d'atteindre un taux d'isolation d'environ 26 dB à 2,45 GHz. Toutefois, au-delà de 2,65 GHz, le taux d'isolation des deux circuits diminue inversement à la fréquence du signal incident. Ce comportement entraînera des distorsions du signal fourni à la charge car les signaux haute fréquence sont moins limités que les signaux basse fréquence. Par conséquent, les performances de ces deux circuits en termes de taux de limitation ne répondent pas aux objectifs fixés pour les fréquences situées en dehors de la plage [2.35, 2.65 GHz].

Afin d'obtenir un comportement stable du limiteur de puissance, nous avons conçu et validé un troisième circuit constitué de deux étages de limiteur de puissance en cascade. Ce circuit présente de bonnes performances sur la bande de fréquences [2.25, 3GHz], le taux minimal de limitation est d'au moins 18 dB avec une perte d'insertion d'environ 1,8dB. Les dimensions du layout du circuit final sont de 51,5 mm x 139,2 mm.

IV.4.5 Contribution 5 : Circuit à base des transistors MESFET

La réalisation de limiteurs de puissance basés sur MESFET peut être réalisée de plusieurs manières [3]: La première est présentée à la Figure IV-54. Le transistor MESFET est connecté en parallèle à la charge avec un détecteur d'amplitude tel qu'une diode Schottky [3]. La tension continue redressée est générée lorsque l'amplitude du signal incident est détectée. Cette tension est appliquée à la porte MESFET et son impédance est modifiée. En conséquence, l'amplitude RF de sortie est atténuée.

Dans cette configuration le transistor utilisé est un transistor MESFET amélioré où la canal Source-Drain est l'état « OFF » lorsque la tension appliquée sur la grille est nulle ou négative.




Figure IV- 54. Utilisation du transistor en parallèle avec la charge

La seconde manière consiste à connecter le transistor MESFET en série [106] avec la ligne de transmission comme représenté sur la Figure IV-55. Lorsque la puissance incidente est faible, le MESFET a une faible impédance et donc la perte d'insertion du limiteur est négligeable. Lorsque la puissance du signal d'entrée dépasse le seuil de la jonction de diode Schottky, celle-ci commence à redresser le signal RF et par conséquent un courant continu commence à traverser la diode. Ceci permet d'obtenir la tension de polarisation de la grille du transistor.




Figure IV- 55. Utilisation du transistor en série avec la charge

Dans notre proposition, le transistor MESFET est utilisé d'une nouvelle manière, comme illustré sur la figure IV-56 (b).

On exploite dans cette topologie d'utilisation du MESFET la possibilité de contrôler les résistances variables R_{GS} et R_{GD} par la tension appliquée sur la grille en parallèle avec les capacités C_{GS} et C_{GD} .




Figure IV- 56. (a) Schéma équivalent de transistor MESFET (b) Utilisation du transistor comme résistance variable en dérivation

IV.4.5.1 Description du limiteur proposé

Le limiteur proposé est un limiteur de puissance passif basé sur deux lignes microruban. L'une d'elles est une ligne linéaire qui transmet le signal principal à la charge et la deuxième ligne est dérivée et connectée à son extrémité à la diode Schottky et au transistor MESFET. La deuxième ligne est utilisée pour dévier une partie du signal incident lorsque l'amplitude du signal atteint le seuil des diodes. La diode Schottky fonctionne comme atténuateur et détecteur de courant à commande de tension. La figure IV-57 présente l'architecture proposée. Les composants électroniques utilisés dans ce circuit sont:

- Schottky diode HSMS286B fabriquée par Avago technologies [111]. Ce type de diode est déjà décrit précédemment dans ce chapitre.
- MESFET ATF21170 fabriqué aussi par Avago technologies [178].

Le composant ATF-21170 est un transistor MESFET GaAs de hautes performances conçu pour être utilisé dans des applications d'amplification à faible bruit ou de moyenne puissance dans la gamme de fréquences de 0,5 à 6 GHz [178].

Ce dispositif FET GaAs est logé dans un emballage hermétique avec une métallisation à base d'or. Cet appareil a une longueur de porte nominale de 0,3 micron avec une périphérie de porte totale de 750 microns. ATF21170 peut dissiper une puissance de 27dBm à 25°C et la température de son canal peut atteindre 175 ° C [178].

IV.4.5.2 Principe de fonctionnement

En petits signaux, le signal RF n'arrive pas à activer le redressement de la diode Schottky. Par conséquent les lignes de dérivation sont isolées de la masse. La grande partie du signal est transmise à travers la ligne principale vers la charge avec une très faible perte d'insertion.

Lorsque la puissance du signal d'entrée est très élevée, le niveau du signal atteint le seuil de détection de la diode Schottky. Ce dernier commence à générer un courant continu. Ce courant contribuera à polariser la grille du transistor. Par conséquent, les impédances des jonctions

Grille-Source et Grille-Drain vont diminuer et une partie du signal incident est déviée vers la masse à travers le transistor et une autre partie du signal sera réfléchiée vers la source.

Ce circuit présente l'avantage du pouvoir gérer une puissance importante (jusqu'au 43 dBm) car la limitation est effectuée au niveau du transistor principalement par réflexion et pas par absorption.

Le circuit conçu a été optimisé en deux étapes en améliorant à chaque étape le taux de limitation tout en maintenant la perte d'insertion au minimum. Le premier circuit est constitué d'un seul étage identique à celui de la figure IV-57: Afin d'améliorer le taux de limitation en haute puissance. Le deuxième circuit est obtenu en reliant en série deux étages de base. Ce dernier circuit a été optimisé pour limiter autant que possible la perte d'insertion tout en doublant le taux de limitation en haute puissance.




Figure IV- 57.Schéma du limiteur de puissance proposé

IV.4.5.3 Validation du Circuit par la simulation

Le circuit conçu a été validé en simulation par le logiciel ADS pour vérifier la réponse des paramètres S et la réponse de simulation harmonique du circuit. Pour la simulation, nous utilisons un substrat FR4 standard avec une valeur de constante diélectrique relative de 4,4 et une valeur de perte de charge diélectrique de 0,025 et une épaisseur de 1,6 mm.

Le circuit ayant été optimisé en deux étapes, le premier circuit est constitué d'un étage. Le second circuit est formé de deux étages. Pour chaque étape, le schéma de montage, les résultats des paramètres S et les résultats de la simulation harmonique seront présentés et discutés.

Circuit à un seul stage

La structure du premier circuit étudié est présentée sur la Figure IV-58.




Figure IV- 58. Structure du circuit limiteur à un étage

La figure IV-59 présente les résultats de simulation des paramètres S. Comme le montre la figure IV-59, le circuit présente une bonne impédance d'entrée correspondante dans la bande ISM. La perte d'insertion est d'environ -0,9 dB sur [3.1, 3.5 GHz].




Figure IV- 59. Résultats de la simulation des paramètres S pour S11 et S21

La figure IV-60 montre la puissance de sortie par rapport à la puissance d'entrée.




Figure IV- 60. Puissance de sortie par rapport à la puissance d'entrée

Le circuit à un seul étage présente deux limitations :

- Une bande passante réduite de 400 MHz
- Une faible isolation en grand signal (12 dB pour un signal d'entrée de 30 dBm). Ces valeurs de protection ne seront pas considérées comme suffisantes dans de nombreuses applications.

Afin d'améliorer les performances de ce circuit, nous avons simulé un deuxième circuit à deux étages. La structure du deuxième circuit à deux étages est présentée à la Figure IV-61.

Circuit avec deux étages

Le deuxième circuit est obtenu en ajoutant un deuxième étage. Toutefois, afin de réduire les dimensions du circuit, la ligne en dérivation est remplacée par une ligne en demi-cercle. Le circuit final est présenté dans la figure IV-61.




Figure IV- 61. Structure du circuit en deux étages

Les résultats de simulation de ce circuit sont présentés à la figure IV-62 (résultats des paramètres S) et sur la figure IV-63 (puissance de sortie par rapport à la puissance d'entrée).




Figure IV- 62. Résultats de la simulation des paramètres S pour S11 et S21




Figure IV- 63. Puissance de sortie par rapport à la puissance d'entrée

Comparé au circuit à un étage, le circuit à deux étages montre de meilleures performances en taux d'isolement:

- Gamme de fréquences large bande de 1 GHz de 2,6 à 3,4 GHz
- Faible perte d'insertion (-1 dB)
- Le taux d'isolement atteint 25 dB à 2,7 GHz.

En outre, le circuit présente une bonne stabilité du taux de limitation sur toute la bande.

Comparaison entre le circuit conçu et les circuits similaires dans la littérature

En comparant le circuit proposé aux topologies de limiteurs de puissance construites sur une ligne à microruban publiée dans la littérature, le circuit conçu présente une solution simple et efficace pour un limiteur de puissance passif basé sur des transistors MESFET et des diodes Schottky.

Outre les performances de bande passante et de taux d'isolation du circuit, le circuit proposé permet de gérer des signaux de grande puissance jusqu'à 43 dBm.

Le tableau IV-10 compare différentes caractéristiques techniques du limiteur proposé à celles de la littérature scientifique.

Tableau IV- 10. Comparaison du limiteur de puissance hyperfréquence.

	Perte d'Insertion (S21)	Fréquence de fonctionnement	Limitation	Références
Microstrip Passive limiters using discrete MESFET and Schottky diodes	1 dB	3 GHz	25 dB	Cette contribution
Planar Schottky diode	1 dB	1 GHz	20 dB	[112]
Planar Schottky diode and MESFET based limiter	1 dB	1 GHz	15 dB	[112]
PIN diode limiter (3 stages)	1.3 dB	Ku band	29.7 dB	[143]
Passive limiters using Discrete MESFET and Schottky diode	0.9 dB	7 GHz	15 dB	[106]

En outre, le circuit conçu présente des avantages importants par rapport à l'état de l'art présenté dans la littérature:

- Le circuit présente une construction simple en évitant le recours à un courant continu externe.
- L'utilisation de diodes à polarisation nulle réduit le bruit de Johnson causé par le courant continu et améliore la fiabilité du circuit.
- Les transistors MESFET présentent une commutation plus rapide améliorant ainsi la réponse du circuit aux impulsions de forte puissance.
- Le circuit permet de gérer une grande puissance (43 dBm)

IV.4.5.2 Conclusion

Dans cette contribution, nous avons conçu et validé par simulation un circuit limiteur de puissance basé sur des transistors MESFET à polarisation nulle et des diodes Schottky.

Le premier circuit basé sur un étage limiteur atteint 12 dB d'isolation sur une bande de fréquence de 400 MHz. Le circuit optimisé final atteint une isolation de 25 dB sur une bande de 1 GHz, tandis que la perte d'insertion à faible signal reste acceptable (environ -1 dB). Les dimensions du circuit pour la fréquence proposée sont: 48x38mm². En comparaison avec d'autres limiteurs de puissance dans la littérature des limiteurs de puissance hyperfréquence, le circuit proposé présente de meilleures performances en termes de taux de limitation et de puissance supportée.

Conclusion du chapitre

Dans ce chapitre nous avons présenté une étude d'ingénierie de choix des composants diodes PIN et Schottky sur les caractéristiques des limiteurs de puissance. A la fin de ce chapitre, nous avons présenté cinq structures conçues dans le cadre des travaux de recherche de cette thèse. Pour chaque structure, nous avons présenté la méthodologie suivie jusqu'à aboutissement au circuit final optimisé et validé en simulation. Nous avons pu réaliser deux circuits parmi les structures proposées. Les résultats de mesure des circuits réalisés sont aussi présentés et comparés à la simulation.

Dans les circuits proposés, nous avons utilisé deux techniques pour améliorer la bande passante, le taux d'isolation maximale et la stabilité de réponse du circuit :

- Utiliser deux étages de limiteur de puissance au lieu d'un seul étage. Cette technique augmente en petits signaux la bande passante du circuit et en grands signaux, elle améliore le taux d'isolation.
- Combiner dans le circuit trois techniques d'atténuation : absorption, réflexion et évanouissement du signal (déphasage des signaux).

En comparaison avec les diodes Schottky, Les diodes PIN peuvent supporter des puissances élevées et des pertes d'insertion faibles. Toutefois, le temps de réponse des diodes PIN reste faible par rapport aux diodes Schottky. Pour pallier à ce problème, nous avons validé en simulation deux structures de limiteurs qui permettent de combiner les deux composants dans

un seul circuit afin de bénéficier des avantages de la diode Schottky en termes de rapidité de réponse et de la diode PIN en termes de support et de dissipation de la puissance.

Nous avons utilisé pour valider les conceptions des nouvelles structures des composants diode Schottky GaAs, diode PIN Silicium et transistor MESFET GaAs. Néanmoins, il est possible d'étendre les structures proposées à d'autres composants fabriqués à base d'autres matériaux comme le Nitride de Galium (GaN).

Conclusion générale

Le travail présenté dans ce mémoire de thèse porte sur les différents aspects technologiques liés à la conception et la réalisation des circuits de protections contre les signaux électromagnétiques hyperfréquences à savoir les atténuateurs et les limiteurs de puissance.

Aujourd'hui en vue de répondre aux différentes contraintes technologiques liées à la fiabilité et la robustesse des circuits sensibles, les circuits exposés aux ondes électromagnétiques doivent être équipés par des systèmes de protection et de contrôle de la puissance.

Dans ce contexte, le présent rapport a proposé un traitement complet des atténuateurs et des limiteurs de puissances. Le mémoire a couvert les aspects de modélisation des atténuateurs et des limiteurs de puissance et les modalités de conception liées aux caractéristiques techniques et aux contraintes à prendre en considération lors de la réalisation de ces circuits. Le manuscrit a présenté une étude des composants semi-conducteurs utilisés pour la fabrication des limiteurs et d'atténuateurs notamment les diodes PIN, les diodes Schottky et les transistors MESFET.

Dans cette étude, la modélisation des circuits atténuateurs a été réalisée en utilisant les techniques d'analyse des circuits hyperfréquences, la théorie des lignes de transmission, de l'électromagnétisme et sur les modèles équivalents des différents composants semi-conducteurs étudiés afin de déduire des modèles mathématiques permettant d'optimiser les performances des atténuateurs et des limiteurs. Cette étude a permis de dresser les caractéristiques techniques des atténuateurs et de les modéliser mathématiquement afin de les optimiser. Ainsi, nous avons étudié le taux d'atténuation, la variation de la phase et la tenue en puissance comme paramètre clé d'un atténuateur. Par la suite nous avons appliqué les résultats obtenus afin de concevoir et valider des atténuateurs en technologies planaires.

Une étude de modélisation similaire a été aussi menée pour les limiteurs de puissance. Cette étude a été appliquée pour concevoir, valider et réaliser des circuits limiteurs de puissance en technologie planaire. Nous avons modélisé la perte d'insertion, le taux de limitation, la tenue en puissance.

Les résultats obtenus à l'issue de cette étude sont appliqués pour la réalisation pratique des circuits de limiteurs de puissance et des atténuateurs micro-onde en technologie planaires. Cinq circuits limiteurs de puissance ont été conçus et validés en simulation dont deux structures ont été réalisées en laboratoire. La validation des circuits conçus a été simulée sur le logiciel ADS d'Agilent Technologies.

La réalisation pratique des circuits et les mesures ont été effectuées dans les laboratoires du département d'ingénierie de communication de l'université de Cantabrie à Santander en Espagne.

Ce travail de thèse ouvre, à l'avenir, la voie à des applications et des réalisations pratiques des circuits de protection et de contrôle de puissance en technologie planaire. Tout d'abord, une première application serait la réalisation des circuits de contrôle en technologie planaire pour protéger des systèmes d'émission et réception sensibles contre les bruits externes comme les

circuits RFID mais aussi dans les systèmes multibandes manipulant des puissances importantes et fonctionnant sur des bandes adjacentes comme les systèmes de technologie mobile 3G, 4G et bientôt 5G. Une autre application consistera à étudier des solutions de protection et de contrôle intégrés dans les amplificateurs à faible bruit en vue d'augmenter leur robustesse et réduire le niveau des bruits introduits.

Publications et communications indexées scopus**Chapitre du Livre indexé Scopus:**

1. **K. Echchakhaoui**, E. Abdelmounim, and H. Bennis, “Microwave Power Protectors: Attenuators and Limiters,” in Handbook of Research on Advanced Trends in Microwave and Communication Engineering, IGI Global, 2017, pp. 244–282.

Publications dans des journaux indexés Scopus

2. **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, H. Bennis, A. Errkik, and A. M. Sanchez, “A Novel Structure of a Wideband Zero-Bias Power Limiter for ISM Band,” TELKOMNIKA (Telecommunication Computing Electronics and Control), vol. 16, no. 6, pp. 2481–2491, Dec. 2018.

- DOI: <http://dx.doi.org/10.12928/telkomnika.v16i6.8730>

3. **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, H. Bennis “A new structure of a wide band bridge power limiter” in International Journal of Electrical and Computer Engineering (IJECE), Vol. 10, No. 4, August 2020, pp. 4035~4042.

DOI: 10.11591/ijece.v10i4.pp4035-4042

URL : <http://ijece.iaescore.com/index.php/IJECE/article/view/21348/14083>

Communications publiées dans des bases de données indexées Scopus

4. **K. Echchakhaoui**, E. Abdelmounim, H. Bennis and M. Latrach. (2019). A Novel Zero Bias Microstrip MESFET Power Limiter. Third International Conference on Computing and Wireless Communication Systems, ICCWCS 2019, April 24-25, 2019, Faculty of Sciences, Ibn Tofaïl University -Kénitra- Morocco. 10.4108/eai.24-4-2019.2284090.

Publié sur EUDL: <https://eudl.eu/doi/10.4108/eai.24-4-2019.2284090>

5. **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou and H. Bennis, "New Design of Microwave Power Limiter," 2019 International Conference on Wireless Technologies, Embedded and Intelligent Systems (WITS), Fez, Morocco, 2019, pp. 1-3. doi: 10.1109/WITS.2019.8723694

- Publié sur IEEE xplore : <https://ieeexplore.ieee.org/document/8723694>

6. **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, A. Tajmouati, H. Bennis, and M. Angel, “An evolved design of a Zero Bias broadband microstrip Power Limiter,” in 2017 International Conference on Wireless Technologies, Embedded and Intelligent Systems (WITS), Fez, Morocco, 2017, pp. 1–4.

Publié sur IEEE xplora:

<http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=7934684&isnumber=7934591>

7. **K. Echchakhaoui**, E. H. Abdelmounim, L. El Abdellaoui, and H. Bennis, “New Design of Zero Bias Power Limiter Based on Schottky and PIN Diodes,” in Proceedings of the 2nd International Conference on Computing and Wireless Communication Systems, New York, NY, USA, 2017, pp. 28:1–28:6

Publié sur ACM Digital Library: <https://dl.acm.org/citation.cfm?id=3167514>

8. **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, et al. New Design of a Broadband Microwave Zero Bias Power Limiter. World Academy of Science, Engineering and Technology, International Journal of Computer, Electrical, Automation, Control and Information Engineering, vol. 9, no 1, p. 164-167

Conférences internationales avec actes et comité de lecture

- **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, H. Bennis, N. Ababssi, M. Latrach « New Design of a Broadband Microwave Zero Bias Power Limiter ». 8ème International Conference on Electronics, Information and Communication, January, 26-27, 2015, Istanbul, Turkey.
- **K. Echchakhaoui**, E. Abdelmounim, J. Zbitou, H. Bennis, M. Latrach « A Novel Design of a Zero Bias Broadband Microstrip Power Limiter » The First Mediterranean Conference on Information & Communication Technologies, May 7-9, 2015, Saïdia, Morocco..
- K. Echchakhaoui, E. Abdelmounim, J. Zbitou, H. Bennis « A Novel Design of a Broadband Microstrip Variable Attenuator », Third International Conference on Wireless Technologies, embedded and intelligent Systems (WITS-2016). 21-22 April, 2016. Kenitra, Morocco.
- K. Echchakhaoui, E. Abdelmounim, M. Hefnawi, H. Bennis, A. Mediavilla « A Two-Stage Broadband Microwave Zero Bias Power Limiter » The International Conference on Computing, Wireless and Communication systems (ICCWCS'16), 15 & 16 November 2016. Settat, Morocco.

Annexe :
Analyse des circuits
atténuateurs

Le but de cette annexe est de présenter les formules de bases utilisées pour caractériser les atténuateurs de puissance.

Nous considérons le cas général d'un circuit à deux ports : une entrée et une sortie.



Figure A- 1: Schéma d'un circuit à deux ports

En utilisant la matrice ABCD de ce circuit, la tension V_1 et le courant I_1 peuvent être exprimés en fonction de la tension V_2 et le courant I_2 comme suit :

$$V_1 = A V_2 + B I_2 \quad (\text{A-1})$$

$$I_1 = C V_2 + D I_2 \quad (\text{A-2})$$

Par conséquent:

$$k = \frac{V_1}{V_2} = A + B \frac{I_2}{V_2} \quad (\text{A-3})$$

Avec $k = V_1/V_2$ est l'atténuation de la tension ($K > 1$)

Si on pose $\frac{V_2}{I_2} = Z_{out}$ comme l'impédance caractéristique vu côté de la charge, l'équation précédente sera écrite comme suit :

$$k = A + \frac{B}{Z_{out}} \quad (\text{A-4})$$

Du côté de l'entrée du circuit, l'impédance d'entrée Z_{in} peut s'exprimer selon l'équation suivante :

$$Z_{in} = \frac{V_1}{I_1} = \frac{A V_2 + B I_2}{C V_2 + D I_2} = \frac{A Z_{out} + B}{C Z_{out} + D} \quad (\text{A-5})$$

Un atténuateur doit présenter une impédance d'entrée et une impédance de sortie adaptées ($Z_{in} = Z_{out} = Z_c$), par conséquent et après remplacement de Z_{in} et Z_{out} par Z_c et en effectuant les calculs nécessaires pour déduire Z_c , nous obtenons l'équation :

$$C Z_c^2 + (D - A) Z_c - B = 0 \quad (\text{A-6})$$

La résolution de cette équation donne la valeur de Z_c positive comme suit :

$$Z_c = \frac{-(D - A) + \sqrt{(D - A)^2 + 4BC}}{2C} \quad (\text{A-7})$$

L'équation (A-4) et l'équation (A-6) donnent les égalités ci-dessous :

$$k = A + \frac{B}{Z_c} = D + Z_c * C \quad (\text{A-8})$$

En remplaçant, dans l'équation (A-8), Z_c par son équation (A-7), nous avons la valeur de k comme suit :

$$\begin{aligned} k &= D + \frac{-(D - A) + \sqrt{(D - A)^2 + 4BC}}{2} \\ &= \frac{(D + A) + \sqrt{(D - A)^2 + 4BC}}{2} \end{aligned} \quad (\text{A-9})$$

Cas des circuits réciproques :

Dans ce cas nous avons la relation $AD-BC=1$ [4], [5]. Par conséquent l'équation (A-7) peut être écrite en fonction de A et D :

$$Z_c = \frac{-(D - A) + \sqrt{(D + A)^2 - 4}}{2C} \quad (\text{A-10})$$

$$K = \frac{(D + A) + \sqrt{(D + A)^2 - 4}}{2} \quad (\text{A-11})$$

Dans le cas des circuits atténuateurs symétriques, les valeurs D et A sont identiques par conséquent les équations (A-10) et (A-11) seront simplifiées comme suit :

$$Z_c = \frac{\sqrt{A^2 - 1}}{C} = \sqrt{\frac{B}{C}} \quad (\text{A-12})$$

$$k = A + \sqrt{BC} = A + \sqrt{A^2 - 1} \quad (\text{A-13})$$

Après cette étude théorique générale, nous allons appliquer, dans la section suivante, les résultats obtenus sur les circuits atténuateurs de type T et type PI et leur différente variance pour calculer les valeurs des résistances permettant de réaliser un atténuateur avec un taux d'atténuation k et une impédance caractéristiques Z_c .

Atténuateur de type T :

C'est un atténuateur constitué de trois résistances sous forme de T comme dessiné sur la figure 4 ci-dessous. Cet atténuateur peut être symétrique si $R_1=R_2$ ou asymétrique dans le cas général (c'est à dire $R_1 \neq R_2$). Dans le cas où $R_1 \neq R_2$, l'atténuateur T servira aussi pour adapter les impédances entre la source et la charge.




Figure A- 2: Atténuateur en T

Calcul des valeurs des résistances R_1 , R_2 et R_3

Généralement, nous connaissons l'atténuation souhaitée $K (= 10^{A/10})$ et l'impédance caractéristique Z_c et nous souhaitons calculer les valeurs des résistances R_1 , R_2 et R_3 .

Pour appliquer les équations obtenues à la section précédente, nous utilisons les paramètres ABCD du circuit :

$$\begin{bmatrix} 1 + R_1/R_3 & R_1 + R_2 + \frac{R_1 * R_2}{R_3} \\ \frac{1}{R_3} & 1 + R_2/R_3 \end{bmatrix} \quad (A-14)$$

Pour simplifier les écritures, nous posons $R_1/R_3 = x_1$ et $R_2/R_3 = x_2$, la matrice ABCD devient :

$$[ABCD] = \begin{bmatrix} 1 + x_1 & R_3 * (x_1 + x_2 + x_1 * x_2) \\ \frac{1}{R_3} & 1 + x_2 \end{bmatrix} \quad (A-15)$$

Pour retrouver les valeurs de R_1 , R_2 et R_3 , nous utilisons les équations (A-7) et (A-9) et nous remplaçons les paramètres A, B, C et D de la matrice (A-14) par leurs valeurs respectives.

$$K = A + \frac{B}{Z_c} = 1 + x_1 + \frac{(x_1 + x_2 + x_1 * x_2) R_3}{Z_c} \quad (A-16)$$

$$K = D + C * Z_c = 1 + x_2 + \frac{Z_c}{R_3} \quad (A-17)$$

A partir de (A-17) nous pouvons déduire que :

$$\frac{Z_c}{R_3} = K - 1 - x_2 \quad (\text{A-18})$$

En utilisant l'équation (A-18), l'équation (A-16) peut être écrite :

$$K - 1 - x_1 = \frac{x_1 + x_2 + x_1 * x_2}{K - 1 - x_2} \quad (\text{A-19})$$

L'équation (A-19) donne l'égalité suivante :

$$\begin{aligned} x_1 + x_2 &= (K - 1 - x_1)(K - 1 - x_2) - x_1 * x_2 \\ &= (K - 1)^2 - (K - 1)(x_1 + x_2) \end{aligned} \quad (\text{A-20})$$

Par conséquent:

$$x_1 + x_2 = \frac{(K - 1)^2}{K} \quad (\text{A-21})$$

A partir de l'équation (A-18) et (A-21), les valeurs de x_1 et x_2 peuvent être déduites comme suit :

$$x_1 = \frac{Z_c}{R_3} - \frac{K - 1}{K} \quad (\text{A-22})$$

$$x_2 = K - 1 - \frac{Z_c}{R_3} \quad (\text{A-23})$$

Les équations (A-22) et (A-23) seront valables si la valeur de R_3 est choisie comme suit :

$$\frac{Z_c}{K - 1} < R_3 < Z_c * \frac{K}{K - 1} \quad (\text{A-24})$$

Finalement, le circuit en T qui permet l'atténuation K et l'impédance caractéristique Z_c sera réalisé en choisissant R_3 dans l'intervalle $[\frac{Z_c}{K-1}, \frac{Z_c * K}{K-1}]$ et en prenant R_1 et R_2 comme suit :

$$R_1 = Z_c - R_3 * \frac{k - 1}{k} \quad (\text{A-25})$$

Et :

$$R_2 = R_3 * (k - 1) - Z_c \quad (\text{A-26})$$

Circuit T-atténuateur particulier :**Atténuateur T symétrique**

Dans le cas où le circuit T est symétrique ($R_1=R_2=R$), les équations (A-25) et (A-26) permettent de retrouver R et R3 en fonction de Z_c souhaité comme suit :

$$R_3 = \frac{2K}{K^2 - 1} Z_c \quad (\text{A-27})$$

$$R_1 = R_2 = \frac{K - 1}{K + 1} Z_c \quad (\text{A-28})$$

Aussi, si nous partons à partir des résistances R ($=R_1=R_2$) et R3, nous retrouvons les paramètres Z_c et K comme suit :

$Z_c^2=B/C$ (B et C sont les paramètres de la matrice ABCD : $B=2R+R^2/R_3$ et $C=1/R_3$)

$$Z_c^2 = R^2 + 2R * R_3 \quad (\text{A-29})$$

$$K = A + \sqrt{A^2 - 1} = 1 + \frac{R}{R_3} + \sqrt{\frac{2R}{R_3} + \left(\frac{R}{R_3}\right)^2} \quad (\text{A-30})$$

Atténuateur en format de L

Si $R_2=0$, le circuit atténuateur T se transforme en un circuit atténuateur L-pad.

Les paramètres ABCD de circuit L-pad peut être déduite facilement en remplaçant R_2 par 0 :

$$\begin{aligned} A &= 1+R_1/R_3 & B &= R_1 \\ C &= 1/R_3 & D &= 1 \end{aligned}$$

Les équations (A-8) et (A-9) permettent de calculer les paramètres caractéristiques du circuit Z_c et K :

$$Z_c = \frac{R_1 + \sqrt{R_1^2 + 4R_1 * R_3}}{2} \quad (\text{A-31})$$

$$K = D + Z_c * C = 1 + \frac{R_1 + \sqrt{R_1^2 + 4R_1 * R_3}}{2R_3} \quad (\text{A-32})$$

Inversement, si nous partons à partir de Z_c et K, les valeurs de R1 et R3 sont obtenues par les formules suivantes :

$$R3 = \frac{Zc}{K - 1} \quad (\text{A-33})$$

$$R1 = \frac{Zc(K - 1)}{K} \quad (\text{A-34})$$

Atténuateur PI

C'est un atténuateur constitué de trois pures résistances formant un circuit de la forme de la lettre grecque π .




Figure A- 3: Atténuateur de base en forme de PI

Les paramètres ABCD du circuit atténuateur PI sont très analogiques aux paramètres ABCD du circuit T en utilisant les conductances $Y1$, $Y2$ et $Y3$ ($Y_{1,2,3} = 1/R_{1,2,3}$) :

$$[ABCD] = \begin{bmatrix} 1 + \frac{Y1}{Y3} & 1/Y3 \\ Y1 + Y2 + \frac{Y1Y2}{Y3} & 1 + \frac{Y2}{Y3} \end{bmatrix} \quad (\text{A-35})$$

Par analogies à la résolution du circuit T, on peut poser : $x1 = \frac{Y1}{Y3}$ et $x2 = 1 + \frac{Y2}{Y3}$

La matrice ABCD peut être écrite comme suit :

$$[ABCD] = \begin{bmatrix} 1 + x1 & 1/Y3 \\ Y3 * (x1 + x2 + x1 * x2) & 1 + x2 \end{bmatrix} \quad (\text{A-36})$$

En appliquant l'équation $K = A + B/Zc = D + C * Zc$:

$$K = 1 + x1 + 1/(Y3 * Zc) = 1 + x2 + Zc * Y3 * (x1 + x2 + x1 * x2) \quad (\text{A-37})$$

Par conséquent :

$$Z_c * Y_3 = \frac{1}{K-1-x_1} \quad (\text{A-38})$$

La combinaison des deux équations (A-37) et (A-38) permet d'avoir l'égalité :

$$K - 1 - x_2 = \frac{x_1 + x_2 + x_1 * x_2}{K - 1 - x_1} \quad (\text{A-39})$$

Le développement de l'équation (A-39) permet de déduire :

$$x_1 + x_2 = \frac{(K - 1)^2}{K} \quad (\text{A-40})$$

A partir des équations (A-38) et (A-40) nous avons les solutions suivantes :

$$x_1 = K - 1 - \frac{1}{Z_c * Y_3} \quad (\text{A-41})$$

$$x_2 = \frac{1}{Z_c * Y_3} - \frac{K - 1}{K} \quad (\text{A-42})$$

Les équations (A-41) et (A-42) seront valables si Y_3 est incluse dans l'intervalle $[\frac{1}{Z_c(k-1)}, \frac{k}{Z_c(k-1)}]$. Dans ce cas les valeurs de Y_1 et Y_2 sont données par les formules suivantes :

$$Y_1 = (K - 1)Y_3 - \frac{1}{Z_c} \quad (\text{A-42})$$

$$Y_2 = \frac{1}{Z_c} - \frac{(K - 1)Y_3}{K} \quad (\text{A-43})$$

Circuit PI Symétrique :

Dans le cas particulier où $Y_1=Y_2$, le circuit PI est symétrique et les équations (A-42) et (A-43) permettent de trouver les valeurs Y_3 puis Y_1 et Y_2 en fonction de K et Z_c comme suit :

$$Y_3 = \frac{2K}{(K^2 - 1)Z_c} \quad (\text{A-44})$$

$$Y_1 = Y_2 = \frac{K - 1}{Z_c * (K + 1)} \quad (\text{A-45})$$

Atténuateur T-bridged

C'est un circuit T-atténuateur auquel on a ajouté une résistance bridge en série entre la source et la charge.




Figure A- 4: Atténuateur en forme de T-bridged

Le design typique de ce circuit est de prendre les résistances séries R_1 égales à l'impédance caractéristique de la source et de la charge, et de calculer R_2 et R_3 en fonction de l'atténuation souhaitée.

Le circuit en T-bridged peut être transformé en un circuit PI équivalent en faisant une transformation $Y-\Delta$ du triangle ABC comme suit :

$$R_{AB} = R_1^2 / R_2 + 2R_1$$

$$R_{AC} = R_{BC} = R_1 + 2R_2$$




Figure A- 5: Transformation d'un atténuateur T-bridged en atténuateur en forme de PI

L'étude de ce circuit en prenant $R_1 = Z_c$ et en utilisant les équations (A-44) et (A-45) permet de démontrer les formules suivantes :

$$R_2 = \frac{Z_c}{K - 1} \quad (\text{A-46})$$

$$R_3 = Z_c(K - 1) \quad (\text{A-47})$$

Inversement, si pour un circuit T-bridged similaire à la figure 6, les caractéristiques du circuit seront :

$$Z_c^2 = R_2 * R_3 \quad (A-48)$$

$$K = 1 + \sqrt{\frac{R_3}{R_2}} \quad (A-49)$$

Calcul de la puissance dissipée dans un système d'atténuation:

Le calcul permet de prévoir la tenue en puissance des résistances utilisées dans un circuit atténuateur en T et de dimensionner le dégagement calorifique correspondant.

A titre d'exemple, on se propose de calculer la puissance dissipée dans les résistances d'un circuit T atténuateur symétrique comme précisé dans le schéma ci-dessous.




Figure A- 6: Atténuateur T symétrique alimenté par une source CW

Supposons que le circuit est alimenté par une source sinusoïdale CW. La conservation des puissances dans un système adapté et ne présentant pas de réflexion vers la source permet d'assumer que :

$$P_{in} = P(R_1) + P(R_2) + P(R_1') + P_{out} \quad (A-50)$$

Avec :

- $P(R_1)$: puissance dissipée au niveau de la résistance série R_1 coté source
- $P(R_2)$: puissance dissipée au niveau de la résistance parallèle R_2
- $P(R_1')$: puissance dissipée au niveau de la résistance série R_1 coté charge

Calcul de $P(R_1')$ et $P(R_1)$:

La puissance dissipée au niveau de la résistance série côté de la charge est donnée par la formule : $P(R_1') = 1/2 * R_1' * I_l^2$

Connaissant que $P_{out} = 1/2 * Z_l * I_l^2$ et remplaçant I_l dans la formule précédente de $P(R_1')$ on obtient :

$$P(R_1') = (R_1' / Z_c) * P_{out} \quad (A-51)$$

De la même façon, on peut déduire que :

$$P(R_1) = (R_1 / Z_c) * P_{in} \quad (A-52)$$

On remplace les valeurs de P_{out} par P_{in}/k^2 et R_1' et R_1 en fonction de Z_c et on obtient l'équation de la dissipation de la puissance dans R_1' :

$$P(R_1') = \frac{1}{K^2} * \frac{K - 1}{K + 1} * P_{in} \tag{A-53}$$

$$P(R_1) = \frac{K - 1}{K + 1} * P_{in} \tag{A-54}$$




Calcul de $P(R_2)$:

On déduit la valeur de la puissance dissipée au niveau de la résistance série côté Source $P(R_1)$ par la conservation des puissances comme suit :

$$P(R_2) = 2 \frac{k - 1}{k(k + 1)} * P_{in} \tag{A-55}$$

A partir des équations (A-53), (A-54) et (A-55), on peut conclure que la puissance est dissipée principalement dans la résistance parallèle et la première résistance série.

Le tableau ci-dessous présente les valeurs des résistances en fonction du taux d'atténuation souhaité ($k^2=P_{in}/P_{out}$) pour les trois formats d'atténuateur, la valeur de l'impédance caractéristique à l'entrée et à la sortie est considérée à la valeur Z_0 .

<p>Atténuateur T</p>	$R_1 = Z_0 * \frac{k - 1}{k + 1}$ $R_2 = Z_0 * \frac{2k}{k^2 - 1}$ $Z_0^2 = R_1^2 + 2R_1 * R_2$	<p>Puissance dissipée :</p> $P(R_1) = \frac{k-1}{k+1} * P_{in}$ $P(R_2) = \frac{2(k-1)}{k(k+1)} * P_{in}$ $P(R_1') = \frac{1}{k^2} * \frac{k-1}{k+1} * P_{in}$	
<p>Atténuateur PI</p>	$R_1 = Z_0 * \frac{k+1}{k-1}$ $R_2 = Z_0 * \frac{k^2-1}{2*k}$ $Y_0^2 = Y_1^2 + 2Y_1 * Y_2$	<p>Puissance dissipée</p> $P(R_1) = \frac{k-1}{k+1} * P_{in}$ $P(R_2) = \frac{2}{k} * \frac{k-1}{k+1} * P_{in}$ $P(R_1') = \frac{1}{k^2} * \frac{k-1}{k+1} * P_{in}$	
<p>Atténuateur T-bridged (T-ponté)</p>	$R_1 = Z_0 / (k - 1)$ $R_2 = (k - 1) Z_0$ $Z_0^2 = R_1 * R_2$	$P(R_1) = \frac{k-1}{k} * P_{in}$ $P(R_2) = \frac{k-1}{k^2} * P_{in}$	

Références

- [1] Raji Sundararaj, Edward Peterson, and Robert Nowlin, “Attenuator Design Reference Manuals,” in *Encyclopedia Of RF And Microwave Engineering*, Kai Chang, Editor., vol. 1, 6 vols., John Wiley & Sons, Inc., Publication, pp. 452–480.
- [2] K. Echchakhaoui, E. Abdelmounim, and H. Bennis, “Microwave Power Protectors: Attenuators and Limiters,” in *Handbook of Research on Advanced Trends in Microwave and Communication Engineering*, IGI Global, 2017, pp. 244–282.
- [3] I. J. Bahl, *Control components using Si, GaAs, and GaN technologies*. Boston: Artech House, 2014.
- [4] D. M. Pozar, *Microwave engineering*, 4th ed. JohnWiley & Sons, Inc., 2012.
- [5] I. J. Bahl, *Fundamentals of RF and Microwave Transistor Amplifiers*. Hoboken, NJ, USA: John Wiley & Sons, Inc., 2009.
- [6] J. F. White, *Microwave Semiconductor Engineering*. Dordrecht: Springer Netherlands, 1982.
- [7] A. Uhlir, “The Potential of Semiconductor Diodes in High-Frequency Communications,” *Proc. IRE*, vol. 46, no. 6, pp. 1099–1115, Jun. 1958, doi: 10.1109/JRPROC.1958.286892.
- [8] R. V. Garver, “Theory of TEM Diode Switching,” *IRE Trans. Microw. Theory Tech.*, vol. 9, no. 3, pp. 224–238, May 1961, doi: 10.1109/TMTT.1961.1125312.
- [9] J. K. Hunton and A. G. Ryals, “Microwave Variable Attenuators and Modulators Using PIN Diodes,” *IRE Trans. Microw. Theory Tech.*, vol. 10, no. 4, pp. 262–273, Jul. 1962, doi: 10.1109/TMTT.1962.1125506.
- [10] H. C. Okean and R. Pflieger, “Octave Band D MIC Electronically Variable Attenuators Using PIN Diodes,” in *1971 IEEE GMITT International Microwave Symposium Digest*, Washington, DC, USA, 1971, pp. 180–181, doi: 10.1109/GMITT.1971.1122956.
- [11] W. J. Parris, “P-I-N Variable Attenuator with Low Phase Shift (Short Papers),” *IEEE Trans. Microw. Theory Tech.*, vol. 20, no. 9, pp. 618–620, Sep. 1972, doi: 10.1109/TMTT.1972.1127825.
- [12] F. G. Ananasso, “A Low Phase Shift Step Attenuator Using p-i-n Diodes Switches,” *IEEE Trans. Microw. Theory Tech.*, vol. 28, no. 7, pp. 774–776, Jul. 1980, doi: 10.1109/TMTT.1980.1130166.
- [13] J. P. Starski and B. Albinsson, “An Absorptive Attenuator with Optimized Phase Response,” in *1984 14th European Microwave Conference*, Sep. 1984, pp. 510–515, doi: 10.1109/EUMA.1984.333366.
- [14] D. Adler and P. Maritato, “Broadband phase invariant attenuator,” in *1988., IEEE MTT-S International Microwave Symposium Digest*, May 1988, pp. 673–676 vol.2, doi: 10.1109/MWSYM.1988.22122.
- [15] Y. Tajima, T. Tsukii, R. Mozzi, E. Tong, L. Hanes, and B. Wrona, “GaAs Monolithic Wideband (2-18 GHz) Variable Attenuators,” in *1982 IEEE MTT-S International Microwave Symposium Digest*, Jun. 1982, pp. 479–481, doi: 10.1109/MWSYM.1982.1130763.
- [16] L. M. Devlin and B. J. Minnis, “A versatile vector modulator design for MMIC,” in *IEEE International Digest on Microwave Symposium*, May 1990, pp. 519–521 vol.1, doi: 10.1109/MWSYM.1990.99633.

- [17] S. Nam, A. E. Ashtiani, C. F. Oztek-Yerli, and I. D. Robertson, "Wideband reflection type MMIC attenuator with constant phase," *Electron. Lett.*, vol. 34, no. 1, pp. 91–93, Jan. 1998, doi: 10.1049/el:19980071.
- [18] M. E. Goldfarb and A. Platzker, "A wide range analog MMIC attenuator with integral 180/spl deg/ phase shifter," *IEEE Trans. Microw. Theory Tech.*, vol. 42, no. 1, pp. 156–158, Jan. 1994, doi: 10.1109/22.265545.
- [19] S. Walker, "A low phase shift attenuator," *IEEE Trans. Microw. Theory Tech.*, vol. 42, no. 2, pp. 182–185, Feb. 1994, doi: 10.1109/22.275244.
- [20] W.-T. Kang, I.-S. Chang, and M.-S. Kang, "Reflection-type low-phase-shift attenuator," *IEEE Trans. Microw. Theory Tech.*, vol. 46, no. 7, pp. 1019–1021, Jul. 1998, doi: 10.1109/22.701462.
- [21] K. W. Kobayashi, A. K. Oki, D. K. Umemoto, S. Claxton, and D. C. Streit, "GaAs HBT PIN diode attenuators and switches," in *1993 IEEE MTT-S International Microwave Symposium Digest*, Jun. 1993, pp. 349–352 vol.1, doi: 10.1109/MWSYM.1993.276806.
- [22] M. M. Sarfraz, F. Ullah, M. Wang, H. Zhang, and Y. Liu, "A 6-Bit 0.13 μm SiGe BiCMOS Digital Step Attenuator with Low Phase Variation for K-Band Applications," *Electronics*, vol. 7, no. 5, p. 74, May 2018, doi: 10.3390/electronics7050074.
- [23] H. J. Visser, *Array and Phased Array Antenna Basics*. John Wiley & Sons, 2006.
- [24] R. C. Hansen, *Phased Array Antennas*. John Wiley & Sons, 2009.
- [25] W. Ciccognani, F. Giannini, E. Limiti, and Longhi, "Compensating for parasitic phase shift in microwave digitally controlled attenuators," *Electron. Lett.*, vol. 44, no. 12, pp. 743–744, Jun. 2008, doi: 10.1049/el:20080987.
- [26] L. G. Maloratsky, "RF and Microwave Integrated Circuits," p. 385.
- [27] R. Collin, *Foundations for Microwave Engineering*, 2nd ed. Cleveland OHIO: D. G. Dudley, IEEE press Series on Electromagnetic Wave Theory, Wiley Interscience., 1992.
- [28] E. Gatard, "GATARD, E. (2006). "Analyse des phénomènes physiques dans les diodes p-i-n : Contribution à la modélisation électrothermique pour les applications de puissance RF et hyperfréquences. LIMOGES: Doctoral Thesis, Universités de Limoges.," Doctoral Thesis, Universités de Limoges, Limoges, 2006.
- [29] B.-J. Jang, "Voltage-controlled PIN diode attenuator with a temperature-compensation circuit," *IEEE Microw. Wirel. Compon. Lett.*, vol. 13, no. 1, pp. 7–9, Jan. 2003, doi: 10.1109/LMWC.2002.807701.
- [30] G. Hiller, *Design with PIN diodes*, Rev.3. MA-COM Application Note, AG312.
- [31] W. E. Doherty and R. D. Joos, *The PIN Diode Circuit Designers' Handbook*. Microsemi, 1998.
- [32] R. W. Waugh, "A Low Cost Surface Surface Mount PIN Diode PI Attenuator," *Microwave Journal*, vol. 35, no. 5, pp. 280–284, May 1992.
- [33] Skyworks, "Application Note: Design with PIN diode," Oct. 22, 2012.
- [34] B. Ku and S. Hong, "6-bit CMOS Digital Attenuators With Low Phase Variations for X -Band Phased-Array Systems," *IEEE Trans. Microw. Theory Tech.*, vol. 58, no. 7, pp. 1651–1663, Jul. 2010, doi: 10.1109/TMTT.2010.2049691.
- [35] Y. Zhang *et al.*, "A 5-bit lumped 0.18- μm CMOS step attenuator with low insertion loss and low phase distortion in 3–22GHz applications," *Microelectron. J.*, vol. 45, no. 4, pp. 468–476, Apr. 2014, doi: 10.1016/j.mejo.2014.02.013.

- [36] P. Sun, “Analysis of phase variation of CMOS digital attenuator,” *Electron. Lett.*, vol. 50, no. 25, pp. 1912–1914, 2014, doi: 10.1049/el.2014.2640.
- [37] I. Song, M.-K. Cho, and J. D. Cressler, “Design and Analysis of a Low Loss, Wideband Digital Step Attenuator With Minimized Amplitude and Phase Variations,” *IEEE J. Solid-State Circuits*, vol. 53, no. 8, pp. 2202–2213, Aug. 2018, doi: 10.1109/JSSC.2018.2827934.
- [38] V. Sharma, “Low Phase Shift, High Frequency Attenuator,” US20180123566A1, May 03, 2018.
- [39] D. S. Beyragh, H. Pahlevaninezhad, and S. R. Motahari, “A Broadband Low Reflection Electronically Variable PIN Diode-based Attenuator,” in *2007 IEEE International Conference on Ultra-Wideband*, Sep. 2007, pp. 800–804, doi: 10.1109/ICUWB.2007.4381053.
- [40] S. Bulja and A. Grebennikov, “Variable Reflection-Type Attenuators Based on Varactor Diodes,” *IEEE Trans. Microw. Theory Tech.*, vol. 60, no. 12, pp. 3719–3727, Dec. 2012, doi: 10.1109/TMTT.2012.2216895.
- [41] K.-K. M. Cheng and M.-C. J. Chik, “A Varactor-Based Variable Attenuator Design With Enhanced Linearity Performance,” *IEEE Trans. Microw. Theory Tech.*, vol. 63, no. 10, pp. 3191–3198, Oct. 2015, doi: 10.1109/TMTT.2015.2469261.
- [42] M.-C. J. Chik and K.-K. M. Cheng, “A novel, varactor-based microwave attenuator with wide tuning ratio and flat insertion loss response,” in *2014 IEEE MTT-S International Microwave Symposium (IMS2014)*, Tampa, FL, USA, Jun. 2014, pp. 1–3, doi: 10.1109/MWSYM.2014.6848281.
- [43] H. Takasu and E. Yamashita, “Impedance characterization of GaAs FET switches,” *IEEE Trans. Microw. Theory Tech.*, vol. 40, no. 7, pp. 1422–1429, Jul. 1992, doi: 10.1109/22.146323.
- [44] K. Chang, Ed., *Encyclopedia of RF and Microwave Engineering*, 1 vols. Hoboken, N.J: John Wiley, 2005.
- [45] W. Larson, “Analysis of Rotation Errors of a Waveguide Rotary-Vane Attenuator,” *IEEE Trans. Instrum. Meas.*, vol. 12, no. 2, pp. 50–55, Sep. 1963, doi: 10.1109/TIM.1963.4313334.
- [46] T. Y. Otsoshi and C. T. Stelzried, “A Precision Compact Rotary Vane Attenuator,” *IEEE Trans. Microw. Theory Tech.*, vol. 19, no. 11, pp. 843–854, Nov. 1971, doi: 10.1109/TMTT.1971.1127655.
- [47] “Attenuators |SAGE Millimeter.” <https://www.sagemillimeter.com/attenuators/> (accessed Dec. 10, 2018).
- [48] “L3 Narda-ATM – Microwave RF Components Manufacturer – Variable CVA.” <https://www.atmmicrowave.com/waveguide/attenuator/variable-cva/> (accessed Dec. 10, 2018).
- [49] Kae-Oh Sun, Min Ki Choi, and D. van der Weide, “A PIN diode controlled variable attenuator using a 0-dB branch-line coupler,” *IEEE Microw. Wirel. Compon. Lett.*, vol. 15, no. 6, pp. 440–442, Jun. 2005, doi: 10.1109/LMWC.2005.850568.
- [50] H. Dogan, R. G. Meyer, and A. M. Niknejad, “Analysis and Design of RF CMOS Attenuators,” *IEEE J. Solid-State Circuits*, vol. 43, no. 10, pp. 2269–2283, Oct. 2008, doi: 10.1109/JSSC.2008.2004325.

- [51] J. Paek, H. Lee, and S. Hong, "Analysis and Design of CMOS Amplitude Modulator With Digitally Controlled Variable Attenuator," *IEEE Trans. Microw. Theory Tech.*, vol. 59, no. 3, pp. 727–740, Mar. 2011, doi: 10.1109/TMTT.2010.2097602.
- [52] Y. Dai *et al.*, "An ultra broadband 2–18GHz 6-bit PHEMT MMIC digital attenuator with low insertion phase shift," in *2010 IEEE International Conference on Ultra-Wideband*, Sep. 2010, vol. 2, pp. 1–3, doi: 10.1109/ICUWB.2010.5614714.
- [53] N. Chen, "A millimeter-wave 6-bit GaAs monolithic digital attenuator with low insertion phase shift," in *2013 International Workshop on Microwave and Millimeter Wave Circuits and System Technology*, Oct. 2013, pp. 440–443, doi: 10.1109/MMWCST.2013.6814545.
- [54] M. Davulcu, C. Caliskan, I. Kalyoncu, M. Kaynak, and Y. Gurbuz, "7-Bit SiGe-BiCMOS Step Attenuator for X-Band Phased-Array RADAR Applications," *IEEE Microw. Wirel. Compon. Lett.*, vol. 26, no. 8, pp. 598–600, Aug. 2016, doi: 10.1109/LMWC.2016.2585565.
- [55] B. Ku and S. Hong, "6-bit CMOS Digital Attenuators With Low Phase Variations for X-Band Phased-Array Systems," *IEEE Trans. Microw. Theory Tech.*, vol. 58, no. 7, pp. 1651–1663, Jul. 2010, doi: 10.1109/TMTT.2010.2049691.
- [56] R. H. Caverly and S. Khan, "Electrothermal modeling of microwave and RF PIN Diode switch and attenuator circuits," in *2013 IEEE MTT-S International Microwave Symposium Digest (MTT)*, Jun. 2013, pp. 1–4, doi: 10.1109/MWSYM.2013.6697636.
- [57] S. Mann *et al.*, "61 GHz millimeter wave voltage variable attenuator based on flip-chip mounted PIN-diodes," in *2014 20th International Conference on Microwaves, Radar and Wireless Communications (MIKON)*, Gdansk, Poland, Jun. 2014, pp. 1–4, doi: 10.1109/MIKON.2014.6899966.
- [58] C. Shireesha, R. Sadhu, and R. Harikumar, "X-band voltage variable attenuators using PIN diodes," in *2014 IEEE International Microwave and RF Conference (IMaRC)*, Bangalore, India, Dec. 2014, pp. 323–326, doi: 10.1109/IMaRC.2014.7039052.
- [59] J. Zang, J. Morgan, A. Beling, and J. C. Campbell, "Optically Controlled Microwave Attenuator Based on InP/InGaAs Photovaractor," in *2018 IEEE Photonics Conference (IPC)*, Sep. 2018, pp. 1–2, doi: 10.1109/IPCon.2018.8527243.
- [60] L. Pierantoni *et al.*, "Broadband Microwave Attenuator Based on Few Layer Graphene Flakes," *IEEE Trans. Microw. Theory Tech.*, vol. 63, no. 8, pp. 2491–2497, Aug. 2015, doi: 10.1109/TMTT.2015.2441062.
- [61] M. Yasir, M. Bozzi, L. Perregrini, S. Bistarelli, A. Cataldo, and S. Bellucci, "Highly tunable and large bandwidth attenuator based on few-layer graphene," in *2017 IEEE MTT-S International Microwave Workshop Series on Advanced Materials and Processes for RF and THz Applications (IMWS-AMP)*, Pavia, Sep. 2017, pp. 1–3, doi: 10.1109/IMWS-AMP.2017.8247336.
- [62] A. Zhang, W. Lu, Z. Liu, H. Chen, and B. Huang, "Dynamically Tunable Substrate-Integrated-Waveguide Attenuator Using Graphene," *IEEE Trans. Microw. Theory Tech.*, vol. 66, no. 6, pp. 3081–3089, Jun. 2018, doi: 10.1109/TMTT.2018.2809577.
- [63] M. Bozzi, L. Pierantoni, and S. Bellucci, "Applications of Graphene at Microwave Frequencies," *Radioengineering*, vol. 24, no. 3, pp. 661–669, Sep. 2015, doi: 10.13164/re.2015.0661.

- [64] A. K. Geim and K. S. Novoselov, “The rise of graphene,” in *Nanoscience and Technology*, 0 vols., Co-Published with Macmillan Publishers Ltd, UK, 2009, pp. 11–19.
- [65] J. Jiang, K. W. Wong, and R. R. Mansour, “A VO₂-based 30 GHz variable attenuator,” in *2017 IEEE MTT-S International Microwave Symposium (IMS)*, Jun. 2017, pp. 911–913, doi: 10.1109/MWSYM.2017.8058732.
- [66] J. Givernaud *et al.*, “Microwave Power Limiting Devices Based on the Semiconductor–Metal Transition in Vanadium–Dioxide Thin Films,” *IEEE Trans. Microw. Theory Tech.*, vol. 58, no. 9, pp. 2352–2361, Sep. 2010, doi: 10.1109/TMTT.2010.2057172.
- [67] Q. Zhong, X. Liang, and Z. Liu, “Design of single thin film resistor network as 20dB attenuator for DC-20GHz application,” in *2015 16th International Conference on Electronic Packaging Technology (ICEPT)*, Changsha, China, Aug. 2015, pp. 297–300, doi: 10.1109/ICEPT.2015.7236596.
- [68] X. Guo, Z. Gong, Q. Zhong, X. Liang, and Z. Liu, “A miniaturized reconfigurable broadband attenuator based on RF MEMS switches,” *J. Micromechanics Microengineering*, vol. 26, no. 7, p. 074002, 2016, doi: 10.1088/0960-1317/26/7/074002.
- [69] J. Gauvin, “Développement de limiteurs de puissance radiofréquence à MEMS-RF,” p. 180, 2012.
- [70] J. Iannacci, M. Huhn, C. Tschoban, and H. Potter, “RF-MEMS Technology for Future Mobile and High-Frequency Applications: Reconfigurable 8-Bit Power Attenuator Tested up to 110 GHz,” *IEEE Electron Device Lett.*, vol. 37, no. 12, pp. 1646–1649, Dec. 2016, doi: 10.1109/LED.2016.2623328.
- [71] Z. Liu and X. Guo, “A Micromachined Reconfigurable Attenuator,” in *Micro Electro Mechanical Systems*, Q.-A. Huang, Ed. Singapore: Springer Singapore, 2018, pp. 1117–1147.
- [72] K. S. Novoselov *et al.*, “Electric Field Effect in Atomically Thin Carbon Films,” *Science*, vol. 306, no. 5696, pp. 666–669, Oct. 2004, doi: 10.1126/science.1102896.
- [73] S. V. Morozov *et al.*, “Giant Intrinsic Carrier Mobilities in Graphene and Its Bilayer,” *Phys. Rev. Lett.*, vol. 100, no. 1, p. 016602, Jan. 2008, doi: 10.1103/PhysRevLett.100.016602.
- [74] P. Blake *et al.*, “Making graphene visible,” *Appl. Phys. Lett.*, vol. 91, no. 6, p. 063124, Aug. 2007, doi: 10.1063/1.2768624.
- [75] Y.-W. Son, M. L. Cohen, and S. G. Louie, “Energy Gaps in Graphene Nanoribbons,” *Phys. Rev. Lett.*, vol. 97, no. 21, p. 216803, Nov. 2006, doi: 10.1103/PhysRevLett.97.216803.
- [76] R. Quhe *et al.*, “Tunable band gap in few-layer graphene by surface adsorption,” *Sci. Rep.*, vol. 3, p. 1794, May 2013, doi: 10.1038/srep01794.
- [77] A. Malesevic, R. Kempes, A. Vanhulsel, M. P. Chowdhury, A. Volodin, and C. Van Haesendonck, “Field emission from vertically aligned few-layer graphene,” *J. Appl. Phys.*, vol. 104, no. 8, p. 084301, Oct. 2008, doi: 10.1063/1.2999636.
- [78] N. Rouhi, Y. Y. Wang, and P. J. Burke, “Ultrahigh conductivity of large area suspended few layer graphene films,” *Appl. Phys. Lett.*, vol. 101, no. 26, p. 263101, Dec. 2012, doi: 10.1063/1.4772797.
- [79] L. G. D. Arco, Y. Zhang, A. Kumar, and C. Zhou, “Synthesis, Transfer, and Devices of Single- and Few-Layer Graphene by Chemical Vapor Deposition,” *IEEE Trans.*

- Nanotechnol.*, vol. 8, no. 2, pp. 135–138, Mar. 2009, doi: 10.1109/TNANO.2009.2013620.
- [80] T. Yu, C. Liang, C. Kim, E. Song, and B. Yu, “Three-Dimensional Stacked Multilayer Graphene Interconnects,” *IEEE Electron Device Lett.*, vol. 32, no. 8, pp. 1110–1112, Aug. 2011, doi: 10.1109/LED.2011.2158385.
- [81] T. Monti, A. D. Donato, D. Mencarelli, G. Venanzoni, A. Morini, and M. Farina, “Near-Field Microwave Investigation of Electrical Properties of Graphene-ITO Electrodes for LED Applications,” *J. Disp. Technol.*, vol. 9, no. 6, pp. 504–510, Jun. 2013, doi: 10.1109/JDT.2013.2251608.
- [82] R. M. Westervelt, “Graphene Nanoelectronics,” *Science*, vol. 320, no. 5874, pp. 324–325, Apr. 2008, doi: 10.1126/science.1156936.
- [83] L. Pierantoni, F. Coccetti, and P. Russer, “Nanoelectronics: The Paradigm Shift [From the Guest Editors’ Desk],” *IEEE Microw. Mag.*, vol. 11, no. 7, pp. 8–10, Dec. 2010, doi: 10.1109/MMM.2010.938552.
- [84] Y.-M. Lin, K. A. Jenkins, A. Valdes-Garcia, J. P. Small, D. B. Farmer, and P. Avouris, “Operation of Graphene Transistors at Gigahertz Frequencies,” *Nano Lett.*, vol. 9, no. 1, pp. 422–426, Jan. 2009, doi: 10.1021/nl803316h.
- [85] H. Wang, D. Nezich, J. Kong, and T. Palacios, “Graphene Frequency Multipliers,” *IEEE Electron Device Lett.*, vol. 30, no. 5, pp. 547–549, May 2009, doi: 10.1109/LED.2009.2016443.
- [86] X. Wang, L. Zhi, and K. Müllen, “Transparent, Conductive Graphene Electrodes for Dye-Sensitized Solar Cells,” *Nano Lett.*, vol. 8, no. 1, pp. 323–327, Jan. 2008, doi: 10.1021/nl072838r.
- [87] A. Vakil and N. Engheta, “Transformation Optics Using Graphene,” *Science*, vol. 332, no. 6035, pp. 1291–1294, Jun. 2011, doi: 10.1126/science.1202691.
- [88] D. Correas-Serrano, J. S. Gomez-Diaz, J. Perruisseau-Carrier, and A. Álvarez-Melcón, “Graphene-Based Plasmonic Tunable Low-Pass Filters in the Terahertz Band,” *IEEE Trans. Nanotechnol.*, vol. 13, no. 6, pp. 1145–1153, Nov. 2014, doi: 10.1109/TNANO.2014.2344973.
- [89] M. Dragoman *et al.*, “A tunable microwave slot antenna based on graphene,” *Appl. Phys. Lett.*, vol. 106, no. 15, p. 153101, Apr. 2015, doi: 10.1063/1.4917564.
- [90] A. N. Obraztsov, E. A. Obraztsova, A. V. Tyurnina, and A. A. Zolotukhin, “Chemical vapor deposition of thin graphite films of nanometer thickness,” *Carbon*, vol. 45, no. 10, pp. 2017–2021, Sep. 2007, doi: 10.1016/j.carbon.2007.05.028.
- [91] A. Zhang, Z. Liu, and W. Lu, “A Tunable Attenuator on Graphene-Based Half-Mode Substrate Integrated Waveguide,” in *2018 IEEE Asia-Pacific Conference on Antennas and Propagation (APCAP)*, Aug. 2018, pp. 4–5, doi: 10.1109/APCAP.2018.8538307.
- [92] K. Byun, Y. J. Park, J.-H. Ahn, and B.-W. Min, “Flexible graphene based microwave attenuators,” *Nanotechnology*, vol. 26, no. 5, p. 055201, 2015, doi: 10.1088/0957-4484/26/5/055201.
- [93] H. Jian-rong, L. Jiu-sheng, and Q. Guo-hua, “Graphene-Based Waveguide Terahertz Wave Attenuator,” *J. Infrared Millim. Terahertz Waves*, vol. 37, no. 7, pp. 668–675, Jul. 2016, doi: 10.1007/s10762-016-0254-0.

- [94] A. Talai *et al.*, “Electromagnetic analysis of conductor track surface roughnesses from 1 GHz to 110 GHz,” in *2014 International Conference on Electromagnetics in Advanced Applications (ICEAA)*, Aug. 2014, pp. 415–418, doi: 10.1109/ICEAA.2014.6903887.
- [95] G. Gold and K. Helmreich, “A physical model for skin effect in rough surfaces,” in *2012 7th European Microwave Integrated Circuit Conference*, Oct. 2012, pp. 631–634.
- [96] K. M. Cheng and M. J. Chik, “A Frequency-Compensated Rat-Race Coupler With Wide Bandwidth and Tunable Power Dividing Ratio,” *IEEE Trans. Microw. Theory Tech.*, vol. 61, no. 8, pp. 2841–2847, Aug. 2013, doi: 10.1109/TMTT.2013.2271610.
- [97] T. Avago, “HSMP-381x, 481x, Surface Mount RF PIN Low Distortion Attenuator Diodes.” Avago Technologies, Dec. 22, 2009.
- [98] J. Givernaud, “Etude, conception et fabrication de dispositifs micro-ondes à base de matériaux intelligents type VO₂,” p. 240.
- [99] J. Zbitou, M. Latrach, and S. Toutain, “J.Zbitou and M. Latrach, S. Toutain ‘Wide band rectenna with high sensitivity detection’ 30 June-2 July 2004, Granada, Spain (ESA SP-567, December 2004).,” presented at the 4th Int. conf. on Solar Power from Space-SPS’04, together with the 5th Int. Conf. on Wireless Power transmission- WPT 5, Granada, Spain, Dec. 2004.
- [100] A. L. Ward, “Spike Leakage and Burnout of Silicon PIN Diode Microwave Limiters,” p. 58.
- [101] Narda, “Narda Limiters, Narda, Hauppauge, New York.”
- [102] Chin-Leong Lim, *Recovery time of the Schottky-PIN limiter*. 2012.
- [103] R. J. Tan and R. Kaul, “Dual-diode limiter for high-power/low-spike-leakage applications,” in *IEEE International Digest*, Dallas, 1990, vol. 2, pp. 757–760, doi: 10.1109/MWSYM.1990.99689.
- [104] I. J. Bahl, “10W CW broadband balanced limiter/LNA fabricated using MSAG MESFET process,” *Int. J. RF Microw. Comput.-Aided Eng.*, vol. 13, no. 2, pp. 118–127, Mar. 2003, doi: 10.1002/mmce.10069.
- [105] C. E. Buchinsky and A. Katz, “Passive MESFET Limiters For Wireless Applications,” in *IEEE Princeton Section Sarnoff Symposium*, Apr. 1995, p. 0_53-0_56, doi: 10.1109/SARNOF.1995.636702.
- [106] N. V. Drozdovski, “MICROWAVE PASSIVE POWER LIMITERS BASED ON MESFETs,” vol. 1, no. 2, p. 11.
- [107] R. J. Gutmann, D. Fryklund, and D. Menzer, “Characterization and Design of GaAs MESFETs for Broadband Control Applications,” in *1986 IEEE MTT-S International Microwave Symposium Digest*, Jun. 1986, pp. 389–392, doi: 10.1109/MWSYM.1986.1132200.
- [108] N. Jain and R. J. Gutmann, “Modeling and design of GaAs MESFET control devices for broad-band applications,” *IEEE Trans. Microw. Theory Tech.*, vol. 38, no. 2, pp. 109–117, Feb. 1990, doi: 10.1109/22.46418.
- [109] Z. Y. Xin, S. X. Han, Y. L. Luo, L. Xu, and J. He, “A compact broadband high-power PIN limiter using LC network,” in *2013 International Workshop on Microwave and Millimeter Wave Circuits and System Technology*, Oct. 2013, pp. 336–338, doi: 10.1109/MMWCST.2013.6814647.
- [110] K. Echchakhaoui, E. H. Abdelmounim, J. Zbitou, A. Tajmouati, H. Bennis, and M. Angel, “An evolved design of a Zero Bias broadband microstrip Power Limiter,” in *2017*

- International Conference on Wireless Technologies, Embedded and Intelligent Systems (WITS)*, Fez, Morocco, Apr. 2017, pp. 1–4, doi: 10.1109/WITS.2017.7934684.
- [111] T. Avago, *HSMS-282x, Surface Mount RF Schottky Barrier Diodes*. Avago Technologies, 2014.
- [112] S. Chaturvedi, G. S. Saravanan, K. M. Bhat, and S. Bhalke, “MESFET process based planar schottky diode and its application to passive power limiters,” in *IEEE MTT-S International Microwave and RF Conference*, New Delhi, India, Dec. 2013, pp. 1–4, doi: 10.1109/IMaRC.2013.6777738.
- [113] L. Z. Yang, H. Q. Hu, and J. Xu, “Ka-band schottky diode limiter,” in *Computational Problem-Solving (ICCP), 2011 International Conference on*, 2011, pp. 639–640.
- [114] I. J. Bahl and P. Bhartia, *Microwave Solid State Circuit Design*, 2nd ed. New Jersey: John Wiley & Sons, INC Publication, 2003.
- [115] A. Phommahaxay, “• Multiplications des systèmes radiofréquences • Contrôle de l’environnement électromagnétique,” p. 26, 2007.
- [116] P. Nicole, A. Phommahaxay, and G. Lissorgues, “Electromagnetic signal power limiter and method of designing the power limiter,” US8493160B2, Jul. 23, 2013.
- [117] A. Phommahaxay, G. Lissorgues, C. Vasseur, L. Rousseau, T. Bourouina, and P. Nicole, “Towards a Fully Passive Ku-Band Power Limiter using RF-MEMS Technologies and Vacuum Microelectronics,” in *2006 European Microwave Conference*, Sep. 2006, pp. 1288–1291, doi: 10.1109/EUMC.2006.281232.
- [118] S. Gevorgian, *Ferroelectrics in microwave devices, circuits and systems: physics, modelling, fabrication and measurements*. London: Springer, 2009.
- [119] S. Das, “Ferroelectric RF limiter,” US5329261A, Jul. 12, 1994.
- [120] M. Cohn and A. F. Eikenberg, “A High-Power Ferroelectric Limiter,” *IEEE Trans. Microw. Theory Tech.*, vol. 13, no. 1, pp. 47–54, Jan. 1965, doi: 10.1109/TMTT.1965.1125928.
- [121] J. B. Horton and M. R. Donaldson, “A One-GHz Ferroelectric Limiter,” *IEEE Trans. Microw. Theory Tech.*, vol. 15, no. 9, pp. 517–523, Sep. 1967, doi: 10.1109/TMTT.1967.1126522.
- [122] R. L. Comstock and M. Loewy, “An X-band coincidence ferrimagnetic limiter using lithium ferrite,” *Proc. IEEE*, vol. 51, no. 12, pp. 1769–1770, Dec. 1963, doi: 10.1109/PROC.1963.2692.
- [123] S. Ernest, “Ferromagnetic limiter,” US3082383A, Mar. 19, 1963.
- [124] A.-J. C. Berteaud, H. M. J. Pascard, and R. J. J. Vautier, “High frequency power limiter utilizing a ferromagnetic thin layer,” US3534276A, Oct. 13, 1970.
- [125] M. A. Medina, “Ferromagnetic power limiter,” US3108236A, Oct. 22, 1963.
- [126] J. C. Booth, K. Leong, and S. A. Schima, “A superconducting microwave power limiter for high-performance receiver protection,” in *2004 IEEE MTT-S International Microwave Symposium Digest (IEEE Cat. No.04CH37535)*, Jun. 2004, vol. 1, pp. 139–142 Vol.1, doi: 10.1109/MWSYM.2004.1335823.
- [127] A. A. Leksikov, “HTS microwave Power Limiter Based on Microstrip Quarter-Wave Resonators,” p. 3, 2017.

- [128] S. D. Patel, L. Dubrowsky, S. E. Sadow, R. Kaul, and R. V. Garver, "Microstrip plasma limiter," in *IEEE MTT-S International Microwave Symposium Digest*, Jun. 1989, pp. 879–882 vol.3, doi: 10.1109/MWSYM.1989.38863.
- [129] A. Simon, R. Pascaud, T. Callegari, L. Liard, O. Pascal, and O. Pigaglio, "Static and dynamic control of limiting threshold in plasma-based microstrip microwave power limiter," in *2017 IEEE MTT-S International Microwave Symposium (IMS)*, Jun. 2017, pp. 1987–1990, doi: 10.1109/MWSYM.2017.8059055.
- [130] A. Simon, R. Pascaud, T. Callegari, L. Liard, and O. Pascal, "Experimental Study of Microwave Power Limitation in a Microstrip Transmission Line Using a DC Plasma Discharge for Preionization," *IEEE Trans. Plasma Sci.*, vol. 46, no. 7, pp. 2512–2520, Jul. 2018, doi: 10.1109/TPS.2018.2842089.
- [131] D. Shojaei-Asanjan and R. R. Mansour, "Tunable RF MEMS-Based Frequency-Dependent Power Limiter," *IEEE Trans. Microw. Theory Tech.*, vol. 64, no. 12, pp. 4473–4481, Dec. 2016, doi: 10.1109/TMTT.2016.2623617.
- [132] H. J. de los Santos, *RF MEMS circuit design for wireless communications*. Boston: Artech House, 2002.
- [133] A. Phommahaxay, *Contribution à l'étude de micro-dispositifs de protection des circuits radiorécepteurs aux impulsions hyperfréquences de puissance associant microtechnologies et phénomènes d'émission électronique*. Université de Marne-La-Vallée, 2007.
- [134] "MACOM Coaxial Limiters, 2690-1013 series."
- [135] Agilent Technologies, "Application Note, 1959, Low Cost Surface Mount Power Limiters," 1999.
- [136] Agilent Technologies, "Application Note, 957-1, Broadbanding the Shunt PIN Diode SPDT Switch," 1996.
- [137] Agilent Technologies, "Application Note, 922, Applications of PIN Diodes," 1999.
- [138] Skyworks Solutions, "Application Note, PIN Limiter Diodes in Receiver Protectors," 2008.
- [139] Aeroflex, *Surface Mount PIN Diode Limiters*. Sunnyvale, California.
- [140] Microsemi, *Limiter Diodes*. Lowell, Massachusetts.
- [141] I. J. Bahl, "Ultra broadband 10-W CW integrated limiter," US7724484B2, May 25, 2010.
- [142] I. J. Bahl, "Broadband and compact impedance transformers for microwave circuits," *IEEE Microw. Mag.*, vol. 7, no. 4, pp. 56–62, Aug. 2006, doi: 10.1109/MMW.2006.1663990.
- [143] S. Yang, T. Kim, D. Kong, S. Kim, and K. Yeom, "A Novel Analysis of Ku-Band Planar PIN Diode Limiter," *IEEE Trans. Microw. Theory Tech.*, vol. 57, no. 6, pp. 1447–1460, Jun. 2009, doi: 10.1109/TMTT.2009.2019993.
- [144] P. Mahmoudidaryan and A. Medi, "Codesign of Ka-Band Integrated Limiter and Low Noise Amplifier," *IEEE Trans. Microw. Theory Tech.*, vol. 64, no. 9, pp. 2843–2852, Sep. 2016, doi: 10.1109/TMTT.2016.2591534.
- [145] J. Millan, P. Godignon, and D. Tournier, "Recent developments in SiC power devices and related technology," in *2004 24th International Conference on Microelectronics (IEEE Cat. No.04TH8716)*, May 2004, vol. 1, pp. 23–30 vol.1, doi: 10.1109/ICMEL.2004.1314551.

- [146] R. J. Trew, “SiC and GaN transistors - is there one winner for microwave power applications?,” *Proc. IEEE*, vol. 90, no. 6, pp. 1032–1047, Jun. 2002, doi: 10.1109/JPROC.2002.1021568.
- [147] L. Spaziani and L. Lu, “Silicon, GaN and SiC: There’s room for all: An application space overview of device considerations,” in *2018 IEEE 30th International Symposium on Power Semiconductor Devices and ICs (ISPSD)*, May 2018, pp. 8–11, doi: 10.1109/ISPSD.2018.8393590.
- [148] M. N. Yoder, “Wide bandgap semiconductor materials and devices,” *IEEE Trans. Electron Devices*, vol. 43, no. 10, pp. 1633–1636, Oct. 1996, doi: 10.1109/16.536807.
- [149] J. Eriksson, N. Rorsman, and H. Zirath, “4H-silicon carbide Schottky barrier diodes for microwave applications,” *IEEE Trans. Microw. Theory Tech.*, vol. 51, no. 3, pp. 796–804, Mar. 2003, doi: 10.1109/TMTT.2003.808610.
- [150] M. Sudow *et al.*, “An SiC MESFET-Based MMIC Process,” *IEEE Trans. Microw. Theory Tech.*, vol. 54, no. 12, pp. 4072–4078, Dec. 2006, doi: 10.1109/TMTT.2006.885563.
- [151] D. Leenov, “The Silicon Pin Diode as a Microwave Radar Protector at Megawatt Levels,” *IEEE Trans Electron Devices*, no. 11, pp. 53–61, Feb. 1964.
- [152] Application Note, “PIN Diode Model Parameter Extraction from Manufacturers Data Sheets.” Ansoft Corp, 1997.
- [153] R. J. Hamilton, “Wide Band, Dual-Gate GaAs F.E.T. Output Limiters,” in *1979 IEEE MTT-S International Microwave Symposium Digest*, Apr. 1979, pp. 256–258, doi: 10.1109/MWSYM.1979.1124035.
- [154] I. J. Bahl, E. L. Griffin, and E. R. Schineller, “Monolithic limiting amplifiers for EW systems,” *Microw. J.*, vol. 30, pp. 205–209, Sep. 1987.
- [155] A. Winter, “Wideband High Dynamic Range Limiting Amplifier,” p. 6.
- [156] E. J. Crescenzi, R. S. Besser, B. A. Tucker, and T. R. Kritzer, “Wide-Band Limiting Amplifiers with Low Second Harmonic Distortion, Utilizing GaAs MMIC Limiters,” in *1985 IEEE MTT-S International Microwave Symposium Digest*, Jun. 1985, pp. 328–331, doi: 10.1109/MWSYM.1985.1131976.
- [157] M. Zisserman and Z. Turski, “Novel AGC circuit extends limiter performance,” *Microw. J.*, vol. 24, pp. 65–68, Sep. 1981.
- [158] A. Y. Yushenko, G. I. Ayzenshtat, and E. A. Monastyrkov, “Integral circuits of voltage control limiters,” in *2010 IEEE 2nd Russia School and Seminar on Fundamental Problems of Micro/Nanosystems Technologis (MNST)*, Dec. 2010, pp. 43–44, doi: 10.1109/MNST.2010.5687135.
- [159] Z. Y. Xin, S. X. Han, Y. L. Luo, L. Xu, and J. He, “A compact broadband high-power PIN limiter using LC network,” in *2013 International Workshop on Microwave and Millimeter Wave Circuits and System Technology*, Chengdu, China, Oct. 2013, pp. 336–338, doi: 10.1109/MMWCST.2013.6814647.
- [160] S. Marsh, *Practical MMIC design*. Norwood, MA: Artech House, Inc, 2006.
- [161] I. D. Robertson and S. Lucyszyn, Eds., *RFIC and MMIC Design and Technology*, 2nd ed. edition. London: The Institution of Engineering and Technology, 2001.
- [162] A. Noll and W. Stuble, “A broadband receiver protection limiter for FET based integrated circuits,” in *2015 10th European Microwave Integrated Circuits Conference (EuMIC)*, Paris, France, Sep. 2015, pp. 164–167, doi: 10.1109/EuMIC.2015.7345094.

- [163] Y.-K. Cho, J. S. Park, J. Yeo, J.-I. Lee, and K.-C. Kim, "Compact microwave waveguide limiter," *IEICE Electron. Express*, vol. 13, no. 23, pp. 20160854–20160854, 2016, doi: 10.1587/elex.13.20160854.
- [164] N. V. Drozdovski, L. M. Drozdovskaia, E. Department, L. Ave, and L. Pa, "MICROSTRIP AND WAVEGUIDE PASSIVE POWER LIMITERS WITH SIMPLIFIED CONSTRUCTION," vol. 1, no. 5, p. 16.
- [165] J. Park, H. Son, J. Choi, B. Kim, and Y. Cho, "Application of transmission-resonant aperture to the waveguide limiter design," in *2013 Asia-Pacific Microwave Conference Proceedings (APMC)*, Nov. 2013, pp. 920–922, doi: 10.1109/APMC.2013.6694974.
- [166] Y. M. Madany and A. F. Miligy, "Investigation and design of microwave waveguide power limiter (MWPL) for communication and radar applications," in *2015 International Conference on Electromagnetics in Advanced Applications (ICEAA)*, Sep. 2015, pp. 1621–1624, doi: 10.1109/ICEAA.2015.7297403.
- [167] Y. Cho, H. W. Son, and J. Choi, "Transmission resonance through small apertures," in *2012 15 International Symposium on Antenna Technology and Applied Electromagnetics*, Jun. 2012, pp. 1–3, doi: 10.1109/ANTEM.2012.6262311.
- [168] H. A. Bethe, "Theory of Diffraction by Small Holes," *Phys. Rev.*, vol. 66, no. 7–8, pp. 163–182, Oct. 1944, doi: 10.1103/PhysRev.66.163.
- [169] A. Agharasouli and M. Tayarani, "Analysis, Design and Implementation of a Waveguide Filter and High Power Limiter," vol. 8, no. 5, p. 3, 2017.
- [170] P. G. Li, A. T. Adams, Y. Leviatan, and J. Perini, "Multiple-Post Inductive Obstacles in Rectangular Waveguide," *IEEE Trans. Microw. Theory Tech.*, vol. 32, no. 4, pp. 365–373, Apr. 1984, doi: 10.1109/TMTT.1984.1132685.
- [171] B. Coaker, "RADAR RECEIVER PROTECTION TECHNOLOGY," p. 7.
- [172] Avago Technologies, "HSMP-386x surface Mount PIN Diodes." Avago Technologies, Oct. 21, 2013.
- [173] Z. Wang, H. Cao, and C. Zhang, "Research on the influence of PIN diode on limiter performance in power limiter," in *2017 7th IEEE International Symposium on Microwave, Antenna, Propagation, and EMC Technologies (MAPE)*, Oct. 2017, pp. 220–223, doi: 10.1109/MAPE.2017.8250841.
- [174] W. A. Davis, *Microwave semiconductor circuit design*, First Edition edition. New York: Van Nostrand Reinhold Co, 1984.
- [175] H. F. Cooke, "Precise technique finds FET thermal resistance," *Microwaves*, vol. 25, pp. 85–87, Aug. 1986.
- [176] Avago Technologies, "HSMS-286x Series Surface Mount Microwave Schottky Detector Diodes." Avago Technologies, 2006.
- [177] I. J. Bahl, *Lumped elements for RF and microwave circuits*. Boston: Artech House, 2003.
- [178] Hewlett Packard, "Data Sheet of MESFET AT21170 '0.5–6 GHz Low Noise Gallium Arsenide FET'. Hewlett-Packard Co, 1998.