Contributions à la Conception d’un Régulateur «LDO» à Fort PSRR et à Faible Consommation en Technologie CMOS 90nm pour un SoC RF

Abstract

Les régulateurs de tensions LDO ont été largement utilisés dans le domaine des circuits intégrés et précisément pour la gestion de l’alimentation et la distribution des tentions. Ces régulateurs fournissent aux différents modules des systèmes des tensions de polarisation stable vis-à-vis des faibles variations de la tension de l’alimentation. Cependant, les structures existantes des régulateurs soufrent du bruit qui provient de l’alimentation et en plus ces structures opèrent dans la région de forte inversion dissipant de plus en plus de puissances statiques; ce qui limite leurs utilisations surtout pour les SoCs RF qui sont très sensibles aux bruits présents sur l’alimentation. L’objectif de cette thèse est de proposer une approche pour résoudre ces problèmes à base de la démonstration des relations existantes entre le bruit d'alimentation, la dissipation de puissance et les performances du bloc. L’ensemble des résultats sont validés par des simulations sous la plate-forme CADENCE en technologie CMOS 90 nm. L’originalité des contributions scientifiques vient du fait de la proposition d’approches innovantes basées sur une technique d’augmentation de gain et une technique basée sur le fonctionnement dans la zone de faible inversion pour améliorer la réjection du bruit provient de l’alimentation et de la consommation d’énergie dans un SoC RF. Le premier approche originale proposé porte sur la proposition d’une méthode qui va permettre de contrôler les drains des transistors connectés en diodes et de surmonter le problème d'obtenir un gain élevé à courant continu sans modifier les rapports de W / L dans un nœud du circuit. Cette approche proposée a permis aussi d'améliorer le gain de l'ensemble du circuit sans modifier le fonctionnement de chaque transistor pour améliorer le PSRR de l'LDO proposé. La deuxième approche originale proposée est basée sur la proposition d’une nouvelle structure de régulateur LDO qui opère dans la région de faible inversion. De plus cette structure proposée va amplifier par effet miroir le faible courant de polarisation de l’amplificateur. L’idée originale de base est de polariser tous les transistors qui entrent en jeu dans la conception du régulateur (sauf le transistor de passage) avec des courants drains de quelques nano-ampères maintenant le fonctionnement des transistors dans la région à faible inversion. En combinant les deux approches proposées nous avons proposé une nouvelle architecture d’un régulateur linéaire innovant de type LDO alimentant un des blocs les plus contraignants du SoC RF: le VCO. La validation de son travail basée sur l’étude théorique, des simulations et du

dessin des masques lui ont permis de publier son travail dans un journal indexé spécialisé dans le domaine.