Contributions à la conception d'une architecture analogique front-end d'un Tag RFID UHF passif en vue d'améliorer la distance de fonctionnement

Abstract

Dans ce mémoire de thèse, nous nous sommes intéressés à la technologie RFID UHF passive et plus particulièrement à la conception d’une architecture analogique front-end d’une Tag RFID UHF passif en vue d’améliorer sa distance de fonctionnement. Ces tags passifs sont constitués d’une puce à partir d’une onde électromagnétique aucune source propre d’énergie. Ils sont plutôt alimentés à partir d’une onde électromagnétique qui qui leur provient du lecteur lors de la présence du Tag dans la zone de lecture délimitée par une distance de fonctionnement. Le problème qui limite d’élargir le spectre d’applications de la technologie RFIF à d’autres domaines est sa courte distance de fonctionnement. Etant donné que cette dernière est inversement proportionnelle à la puissance reçue par le Tag. La minimisation de celle-ci entrainera automatiquement l’augmentation de la distance de fonctionnement ouvrant ainsi la voie à de nouvelles applications de la RFID. Ainsi, l’objectif principal de ce travail est de proposer une solution à ce problème en réduisant la consommation des différents modules de la puce et en améliorant le rendement du circuit de récupération d’énergie. Dans ce contexte, nous nous sommes intéressés à la conception de nouveaux circuits du tag qui seront capables de fonctionner à faible puissance reçue par l’antenne où trois propositions ont été présentées comme solutions. La première solution avait comme objectif l’augmentation de l’efficacité du générateur de tension VDD du Tag RFID UHF passif en proposant deux nouvelles architectures du redresseur NMOS à base de pompe à charge. La première architecture est basée sur les transistors NMOS connectés en biode fonctionnant en région à faible inversion. Cette solution n’a permis d’obtenir qu’une efficacité de 20%. La deuxième architecture est basée sur l’utilisation du transistor NMOS natif connecté en biode à très basse tension de seuil. Cette dernière a permis d’atteindre une efficacité supérieure de 30% à une puissance d’entrée minimale de -23dBm. La deuxième solution proposée avait comme objectif la diminution de la consommation d’énergie au bloc de réception et de transmission de données qui constitue la partie la plus consommatrice de puissance d’un Tag. L’idée originale de cette proposition, consiste à utiliser un transistor MOS à tension de seuil dynamique (DTMOS). Ce dernier nécessaire une tension d’activation plus faible que le transistor MOS conventionnel. Ainsi, nous avons proposé la conception d’un modulateur et d’un démodulateur de faible puissance bas »e sur cette nouvelle technique (DTMOS) en technologie CMOS 90 nm sous le protocole standard EPC Class 1 génération 2. Le circuit proposé démodule correctement une puissance d’entrée minimale de -20 dBm pour un indice de modulation de 37 à 100 sous un débit de données de 40 à 160 kb/s. L’approche proposée a permis ainsi de réduire la consommation d’énergie à 11.44 nW à 0.4 V et à 27°C. Dans la troisième solution où on a combiné, entre elles, les deux premières solutions proposées, nous avons proposé une nouvelle architecture analogique front-end d’un tag RFID UHF passif récupération d’énergie, Un circuit de modulation et de démodulation ASK, d’un circuit power-on-reset et d’un oscillateur en anneau qui génère une horloge de 1.28 MHz. L’originalité de cette contributions est la proposition d’un circuit de régulation de tension à faible inversion composé de deux régulateurs LDO distincts qui partagent la même référence de tension et qui sont conçus pour générer un Vdd (0.5V) pour l’alimentation analogique et un Vdd2(1 V) pour une alimentation numérique, dans des conditions d’une antenne d’impédance 50 Ω à 900 MHz, une sensibilité de -24 dBm et une consommation maximale de 1 µW. L’architecture finale proposée caractérisée par sa faible puissance, sa faible surface et son faible coût présentait une distance de fonctionnement de 25 m sous une puissance de 4W EIRP multipliant ainsi par un facteur 2 les autres distances présentées en littérature.