Codes détecteurs correcteurs d'erreurs : Implémentation sur des circuits de type FPGA en utilisant le langage VHDL

Toubkal

Aide Aide Aide

Nos fils RSS

Toubkal : Le Catalogue National des Thèses et Mémoires

Codes détecteurs correcteurs d'erreurs : Implémentation sur des circuits de type FPGA en utilisant le langage VHDL

Voir la notice complète de la thèse


Titre: Codes détecteurs correcteurs d'erreurs : Implémentation sur des circuits de type FPGA en utilisant le langage VHDL
Auteur: Najah, Saïd
Résumé: Le codage correcteur d’erreurs est une fonction essentielle dans les synthèses de transmission de l’information. Le codage de canal a acquis durant ces dernières années une importance considérable. Le progrès des circuits électroniques a fait croître l’intérêt que les scientifiques ont pour le codage. Tous les systèmes actuels fixes et mobiles de transmission numérique par câble, voie radioélectrique et fibre optique sont dotés de codes correcteurs d’erreurs afin d’améliorer considérablement la qualité de service. Dans le cadre de ce travail, on s’est intéressé à développer et implémenter les différents algorithmes applicables dans le domaine des télécommunications surtout dans le domaine du codage canal. En particulier, on a étudié les deux principales parties des codes correcteurs d’erreurs telle que les codes en bloc et les turbo codes. Les FPGA ont connu une grande amélioration en taille et en vitesse. Aussi, les FPGA constituent des palaces formes plus adéquats pour l’implantation des applications des codes détecteurs correcteurs d’erreurs ou l’application exacte subit de nombreux changements. Nous avons étudié l’implémentation sur FPGA d’une fonction “codeur/décodeur” de Reed Solomon (15,k,d). La description VHDL du code Reed Solomon est faite de telle sorte que chaque bloc de l’architecture proposée est décrit dans une entité indépendante. L’architecture correspondante à chaque entité détermine son rôle dans le circuit global. Pour assurer toutes les fonctions du système, une entité globale et son architecture sont décrites en utilisant les entités précédentes comme des composants. Le logiciel utilisé est le Xact de Xilinx. Pour la deuxième partie, on a traité la performance de turbo codes, on a amélioré le décodage itératif utilisant un facteur de correction pour l’algorithme SOVA. Aussi on a proposé un nouvel entrelaceur Zigzag qui a montré une performance an le comparant avec ceux existant dans la littérature. L’application de turbo codes en CDMA IS-2000 et l’implémentation sur un FPGA de type Altera utilisant le logiciel MaxPlusII ont fait l’objet de la dernière contribution dans ce travail.
Date: 2006-01-21

Fichiers dans ce document

Fichiers Taille Format Voir

Il n'ya pas de fichiers associés à cette thèse.

Cette thèse figure dans la collection suivante

Voir la notice complète de la thèse

Recherche Toubkal


Recherche Avancée

Parcourir

Mon compte